SU1539774A1 - Pseudorandom series generator - Google Patents
Pseudorandom series generator Download PDFInfo
- Publication number
- SU1539774A1 SU1539774A1 SU874367847A SU4367847A SU1539774A1 SU 1539774 A1 SU1539774 A1 SU 1539774A1 SU 874367847 A SU874367847 A SU 874367847A SU 4367847 A SU4367847 A SU 4367847A SU 1539774 A1 SU1539774 A1 SU 1539774A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- generator
- register
- modulo
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к вычислительное технике, например к генераторам псевдослучайной последовательности, и может быть использовано дл решени задач статистического моделировани и имитации случайных процессов. Целью изобретени вл етс расширение функциональных возможностей генератора за счет увеличени длины формируемой псевдослучайной последовательности. Генератор псевдослучайной последовательности содержит генератор тактовых импульсов, реверсивный регистр сдвига, первый и второй сумматоры по модулю два, первый и второй элементы И, коммутатор, делитель частоты и T-триггер. Генератор формирует псевдослучайные последовательности с помощью N-разр дного регистра с сумматором по модулю два в обратной св зи. Цель изобретени достигаетс тем, что после 2N-1 тактов работы генератора автоматически измен етс направление сдвига информации в регистре и переключаетс цепь обратной св зи, что осуществл етс с помощью введенных в генератор делител частоты и T-триггера. 1 ил.The invention relates to computing, for example, pseudo-random sequence generators, and can be used to solve problems of statistical modeling and simulate random processes. The aim of the invention is to enhance the functionality of the generator by increasing the length of the pseudo-random sequence being generated. The pseudo-random sequence generator contains a clock pulse generator, a reversing shift register, two modulators for the first and second modulators, the first and second AND elements, a switch, a frequency divider and a T-flip-flop. The generator generates pseudo-random sequences using an N-bit register with a modulo two in feedback. The purpose of the invention is achieved by the fact that after 2 N -1 clock cycles of the generator, the direction of information shift in the register automatically changes and the feedback circuit is switched, which is achieved by using a frequency divider and a T-trigger entered into the generator. 1 il.
Description
Изобретение относитс к вычислительной технике и может быть использовано дл решени задач статического моделировани и имитации случайных процессов.The invention relates to computing and can be used to solve static modeling problems and simulate random processes.
Цель изобретени - расширение функциональных возможностей генератора за счет увеличени длины формируемой псевдослучайной последовательности .The purpose of the invention is to expand the functionality of the generator by increasing the length of the generated pseudo-random sequence.
На чертеже изображена функциональна схема генератора.The drawing shows a functional diagram of the generator.
Генератор псевдослучайной последовательности содержит генератор 1 тактовых импульсов, реверсивный регистр 2 сдвига, первый 3 и второй 4The pseudo-random sequence generator contains a generator of 1 clock pulses, a reversing shift register 2, the first 3 and the second 4
сумматоры по модулю два, первый 5 и второй 6 элементы И, коммутатор 7, делитель 8 частоты и Т-триггер 9.two modulators, the first 5 and the second 6 And elements, the switch 7, the frequency divider 8 and the T-flip-flop 9.
Генератор псевдослучайной последовательности реализует метод формировани псевдослучайных последовательностей с использованием п-разр п- ного регистра сдвига с сумматором по модулю два в обратной св зи.A pseudorandom sequence generator implements a method of forming pseudorandom sequences using an n-bit p shift register with a modulo-two adder in feedback.
Генератор работает следующим образом .The generator works as follows.
С помощью управл ющего входа коммутатора предварительно устанавливаетс конкретный вид обратных св зей, используемых при формировании псевдослучайных последовательностей при With the help of the control input of the switch, a specific type of feedback used in the formation of pseudorandom sequences with
сдsd
со со with so
ЈъЈъ
сдвиге информации в регистре 2 сдвига в пр мом и обратном направлени х. Иными словами, коммутатор 7 подключает к входам сумматоров 3 и 4 по модулю два определенные разр дные выходы регистра 2, выбираемые из услови обеспечени формировани псевдослучайной двоичной последовательности максимальной длины.IQoffset information in register 2 shift in forward and reverse directions. In other words, the switch 7 connects to the inputs of the adders 3 and 4 modulo two specific bit outputs of register 2, selected from the condition of ensuring the formation of a pseudo-random binary sequence of maximum length.
В момент первоначального | ключе- ни в регистр 2 осуществл етс запись начального значени (цепи записи не показаны), Т-триггер 9 устанавливаетс в некоторое произвольное состо ние. Предположим, что он находитс в единичном состо нии. Тогда на вход управлени сдвигом вправо регистра 2 подан сигнал единичного уровн , что обеспечивает перевод его в режим сдви- д га содержимого вправо (в сторону старших разр дов).При приходе каждого очередного тактового импульса, поступающего на тактовый вход регистра 2 от генератора 1 тактовых импульсов, 25 в этом, случае происходит сдвиг информации , содержащейс в регистре, на один разр д вправо с одновременной записью нового значени в младший разр д регистра. Указанное новое значе- ,/« ние поступает с выхода второго сумматора 4 по модулю два через второй элемент И 6, открытый сигналом с пр мого выхода Т-триггера 9. Тем самым замыкаетс цепь обратной св зи, необходимой дл формировани псевдослучайной 5 последовательности максимальной дли- ны 2и-1. Через 2п-1 тактов работы по витс сигнал на выходе делител 8 частоты, который перебросит Т-триггер 9 в противоположное (нулевое) сосс то ние. В результате этого регистр 2 переводитс в режим сдвига информации влево (в сторону младших разр дов),At the time of the initial | the keys in register 2 write the initial value (write chains are not shown), T-flip-flop 9 is set to some arbitrary state. Suppose that it is in a single state. Then the unit 2 input signal is fed to the shift control right register, which ensures that it is transferred to the right content shift mode (toward the higher bits). When each next clock pulse arrives at the clock input of register 2 from clock generator 1 pulses, 25 in this case, the information contained in the register is shifted by one bit to the right while the new value is written to the low-order bit of the register. The specified new value comes from the output of the second adder 4 modulo two through the second element 6, opened by the signal from the direct output of the T-flip-flop 9. This closes the feedback circuit necessary to form a pseudo-random 5 sequence of maximum length - us 2i-1. After 2p-1 cycles of work on the Wits signal at the output of the frequency divider 8, which will transfer the T-flip-flop 9 to the opposite (zero) state. As a result, register 2 is shifted to the information shift mode to the left (in the direction of the lower bits),
4040
а обратна св зь замыкаетс через первый элемент И 5, причем сигнал с выхода первого сумматора 3 по модулю два записываетс на каждом такте работы в старший разр д регистра 2. Наличие делител 8 частоты и Тand the feedback is closed through the first element And 5, and the signal from the output of the first adder 3 modulo two is recorded at each clock cycle in the high register bit 2. The presence of a divider 8 frequency and T
триггера 9 гарантирует получение удвоенного периода генерируемой псевдослучайной последовательности, равного 2 (2 -1), причем сохран ютс такие свойства М-последовательности, как равноверо тность по влени на периtrigger 9 ensures a double period of the generated pseudo-random sequence of 2 (2 -1), while retaining such properties of the M-sequence as the equal probability of occurrence on the period
/« 5 /" five
00
5five
оде всех двоичных числе от 1 до 2и-1, превышение на единицу числа единичных символов над числом нулевых.Ode all binary numbers from 1 to 2i-1, exceeding by one the number of unit symbols over the number of zero.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874367847A SU1539774A1 (en) | 1987-12-08 | 1987-12-08 | Pseudorandom series generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874367847A SU1539774A1 (en) | 1987-12-08 | 1987-12-08 | Pseudorandom series generator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1539774A1 true SU1539774A1 (en) | 1990-01-30 |
Family
ID=21351405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874367847A SU1539774A1 (en) | 1987-12-08 | 1987-12-08 | Pseudorandom series generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1539774A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2668742C1 (en) * | 2017-11-20 | 2018-10-02 | Сергей Александрович Турко | Generator of sequences of stiffler code |
-
1987
- 1987-12-08 SU SU874367847A patent/SU1539774A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 375768, кл. G 06 F 7/58, 1971. Авторское свидетельство СССР № 842808, кл. G 06 F 7/58, 1979. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2668742C1 (en) * | 2017-11-20 | 2018-10-02 | Сергей Александрович Турко | Generator of sequences of stiffler code |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1539774A1 (en) | Pseudorandom series generator | |
SU1001097A1 (en) | Pseudorandom number generator | |
SU1223350A1 (en) | Pseudorandom number generator | |
SU1504803A1 (en) | N-ary code shaper | |
SU437061A1 (en) | Markov Chain Generator | |
SU625222A1 (en) | Pseudorandom number generator | |
RU2034401C1 (en) | Threshold element | |
SU817702A1 (en) | Number multiplying device | |
SU1529218A1 (en) | Pseudorandom number generator | |
RU2025769C1 (en) | Device for formation of faber-shauder functions | |
SU1746373A1 (en) | Function system generator | |
SU1488833A1 (en) | Address generator for walsh transformation | |
SU871313A1 (en) | Pseudo-random sequence generator | |
SU1022155A1 (en) | Device for multiplying n-digit numbers | |
RU1783616C (en) | Converter of fibonachi code to golden proportion cod | |
SU1709305A1 (en) | Evenly distributed pseudorandom binary digit generator | |
SU1734092A1 (en) | Pseudorandom number sequence generator | |
SU459773A1 (en) | Random Code Sensor | |
RU1817106C (en) | Device for determining difference of sets | |
SU450153A1 (en) | Code rate converter | |
SU468231A1 (en) | Generator of uniformly distributed pseudo-random numbers | |
SU959058A1 (en) | Data input device | |
SU1246091A1 (en) | Device for extracting square root | |
SU978133A1 (en) | Data input device | |
SU734666A1 (en) | Device for converting binary code into probabilistic-pulse train |