Claims (2)
20 трольного разр да, первый и второй элементы ИЛИ, триггер, второй одновибратор , счетчик адреса и блок усилителей , причем вход формировател контрольного разр да соединен с вы25 ходом шифратора и первым входом второго элемента ИЛИ, а выход - с четвертым входом блока пам ти, п тый вход которого соединен с вторым выходом клавиатуры, первым входом триг30 гера и вторым входом второго элемента ИЛИ, третий вход которого соединен с третьим выходом клавиатуры и первым входом счетчика адреса, а выход второго элемента ИЛИ подключен к входу первого одновибратора, выход которого соединен с первыми входами первого и третьего элемента ИЛИ и вторым входом триггера, третий вход KOTOfJoro соединен с вторым выходом блока пам ти, а выход триггера - с входами генератора и второго одновиб раторз, выход которого соединен с вторым входом .счетчика адреса, выход которого подключен к шестому вхо ду блока пам ти, а третий вход счетчика адреса соединен с выходом треть его элемента ИЛИ, второй вход которого соединен с первым выходом распределител импульсов, второй выход которого вл етс управл ющим выходом устройства и подключен к второму входу первого элемента ИЛИ и к первому входу блока усилителей, второй вход которого соединен с первым выходом блока пам ти, а выход вл етс информационным выходом устройства . На чертеже представлена структурна схема устройства. Устройство дл ввода информации содержит клавиатуру 1, шифратор 2, блок пам ти 3, первый одновибратор 4, первый элемент ИЛИ 5, генератор 6 распределитель импульсов .7, формирователь контрольного разр да 8, второй ИЛИ 9, третий элемент ИЛИ 10, триггер 11, второй одновибратор 12, счетчик адреса 13, блок усилителей 14, управл к дий выход 15 информационный выход 16. Устройство работает следующим об разом, Устройство приводитс в 11сходное состо ние наж4тием на клавиатуре 1 кнопки Сброс. При этом на треть ем выходе клавиатуры по вл етс высокий уровень сигнала, поступающий на первый вход установки в нуль сче чика адреса 13 и на третий вход второго элемента ИЛИ 9, с выхода которого поступает сигнал на вход первого оДновибратора 4, вызыва его ерабатывание . На выходе одновибратора 4 формируетс импульс, который поступает через элемент ИЛИ 10 иа счетный вхор счетчика адреса 13, состо ние кофрого при этом не мен етс из-за присутстви сигнала установки в нуль на его пербом вхс е. Одновременно с этим импульс с выхода одновибратора 4 поступает на вход записи блока пам ти 3 и через элемент ИЛИ 5 на вход выборки блока пам ти 3, производ за пись нулей, присутствующих на информационных первом, четвертом и п том входах блока по нулевому адресу, фор NuipyeMoMy счетчиком адреса 13. Кроме того, импульс с выхода одновибратора 4 поступает на тактовый вход триггера 11, записыва в него спадом импульса логический нуль, поступающий с второго выхода клавиатуры 1 на первый вход триггера 11, При этом на вход генератора 6 подаетс сигнал, блокирующий его работу. На управл ющем выходе устройства 15 присутствует низкий уровень сигнала, а информационный выход 16 находитс в состо нии высокого импеданса, В режиме набора данных при нгикатии кнопки на клавиатуре 1, соответствующей вводимому числу, на выходе шифратора 2 формируетс п-разр дный код, которлй поступает на первый вход элемента ИЛИ 9, на первый вход блока пам ти 3 и на вход формировател контрольного разр да 8, с выхода которого (п+1)-ый разр д кода подаетс на четвертый вход блока пам ти 3. При этом на втором выходе клавиатуры 1 присутствует низкий уровень сигнала. На выходе элемента ИЛИ 9 по вл етс сигнал, поступающий на вход одновибратора 4, на выходе которого формируетс импульс, который через элемент ИЛИ 10 поступает на счетный вход счетчика адреса 13, увеличива его содержимое на единицу. При этом импульс с выхода одновибратора 4 поступает также на вход записи блока пам ти 3 и через элемент ИЛИ 5 на вход выборки блока пакшти 3. В блок пам ти 3 по новому адресу происходит запись п-разр дного кода по первому входу с выхода шифратора 2, (п-И)-огб разр да кода по четвертому входу с выхода формировател коитрольного разр да 8 и (п+2)-ого.разр да по п тому входу со второго выхода клавиатуры 1, так как длительность импульса на выходе записи и входе выборки блока пам ти 3 значительно больше времени установки счетчика адреса 13. Триггер 11 в этом случае своего состо ни не мен ет. При наборе следующего числа на клавиатуре 1 аналогичным образом происходит запись нового (п+2)-разр д- него кода в блок пам ти 3 по адресу, увеличенному на единицу. Максимальный объем заносимых таким образом в блок П 1м ти 3 данных определ етс разр щностью его адресных вхсщов. Максимальное количество циклов К ввода данных в блок пам ти определ етс по формуле: К 2 - 2, где Р - разр дность адресных входов блока пам ти. В формуле учтено, что перва и последн чейки блока пам ти используютс дл фиксации начала и конца массива вводимых данных. Данные вывод тс из блока пам ти при нажатии кнопки Пуск на клавиатуре 1. При этом на втором выходу клавиатуры по вл етс высокий уровен сигнала, который поступает на первый вход триггера 11, на п тый вход блОка пам ти 3 и через элемент ИЛИ 9 на вход оцновибратора 4, на выходе которого формируетс импульс, который по адресу, увеличенному на единицу, производит запись (п+2)-разр дного кода в блок пам ти 3, причем по первому и четвертому входам записываютс логические нули, а по п тому входу логическа единица. Спадом импуль са с выхода одновибратора 4 в триггер 11 записываетс логическа ед ница , котора присутствует на его первом входе. Одновременно с этим положительным перепадом сигнала с выхода триггера 11 запускаетс одновибратор 12, который формирует короткий импульс, поступающий на второй вход установки в нуль счетчика адреса 13, обнул его содержание. Высокий уровень сигнала на выходе триггера 11 снимает блокировку генератора 6, который запускает распределитель импульсов 7. Импульсй с пер вого выхода распределител импульсов 7 через элемент ИЛИ 10 поступают на счетный вход счетчика адреса 13, уве личива его содержимое на единицу. Импульсы со второго выхода распределител импульсов 7 через элемент ИЛИ 5 поступают на вход выборки б ока пам ти 3, на управл ющий выход 15 устройства, на первый вход блока уси лителей 14, на выходе 16 которого по вл етс (п+1)-разр дный код, считанный из блока пам ти 3 по nepBOW адресу. Последовательный вывод кода из блока пам ти 3 производитс автоматически до тех пор, пока на втором выходе блока пам ти 3 не по витс си нал логической единицы, записгшйый по последнему адресу в блок пам ти 3 в режиме набора данных по п тому вхо ду, со второго выхода клавиатуры 1 который поступает на вход установки в нуль триггера 11. При этом на илходе триггера 11 устанавливаетс низ кий уровень сигнала, блокирующий работу генератора 6. При необходимости вывод,кода из блока пам ти 3 можно повторить иажатием кнопки Пуск на клавиатуре 1 Таким образом, устройство позвол ет производить ввод массива дайных .произвольной длины и передачу их по длинным лини м св зи, расшир этим свалил область применени устройства. , Формула изобретени Устройство дл ввода информации, содержащее клавиатуру, первый выход которой подключен через шифратор к первому входу блока пам ти, первый одновибратор , подключенный к второму входу блока пам ти, первый элемент ИЛИ, подключенный к третьему входу блока пам ти, и генератор, подключенный к входу распределител импульсов, отличающеес тем, что, с целью расширени области применени устройства путем ввода массива данных произвольной длины, в него вве-. дены формирователь контрольного рагзр да , первый и второй элементы ИЛИ, триггер, второй одновибраТор, счетчик адреса и блок,усилителей, причем вход формировател контрольного разр да соединен с выходом шифратора и первым входом второго элемента ИЛИ, а.выход - с четвертым входом блока Пс1м ти, п тый вход которогЬ соединен с вторым выходом клавиатуры, первым входом триггера и вторым входом второго элемента ИЛИ, третий вход котоf oro соединен с третьим выходом клавиатуры и первым входсм счетчика адреса , а выход второго элемента ИЛИ подключен к входу первого одновибратора , выход которого соединен с первыми входами первого и третьего элемента ИЛИ и вторым входом триггера , третий вход которого соединен с вторым выходом блока пам ти, а выход триггера - с входами генератора и второго одновибратора, выход которого соединен с вторым входом счетчика адреса, выход которого пспключен к шестому входу блока пам ти, а третий вход счетчика адреса соединен с шдхОдом третьего элемента ИЛИ, второй вход которого соединен ,с первым выходом распределител импульсов, второй выход которого вл етс управл ющим выходом устройства и подключен к второму входу первого элемента ИЛИ и к первому входу блока усилителей, второй вход которого соединен с первым выходом блока пам ти, а выход вл етс информационным выхоцом устройства. Источники информации, пс ин тые во внимание при экспертизе 1.Авторское свидетельство СССР 549798, кл. G 06 F 3/02, 1977. The 20 control bits, the first and second OR elements, the trigger, the second one-shot, the address counter, and the amplifier block, the input of the check bit driver connected to the output of the encoder and the first input of the second OR element, and the output to the fourth input of the memory block, whose fifth input is connected to the second keyboard output, the first input of the trigger 30 and the second input of the second OR element, the third input of which is connected to the third keyboard output and the first input of the address counter, and the output of the second OR element is connected to the input of the first A one-shot, the output of which is connected to the first inputs of the first and third element OR, and a second trigger input, the third input of KOTOfJoro is connected to the second output of the memory unit, and the trigger output is connected to the inputs of the generator and the second one-frequency drive whose output is connected to the second input of the counter. address, the output of which is connected to the sixth input of the memory unit, and the third input of the address counter is connected to the output of a third of its element OR, the second input of which is connected to the first output of the pulse distributor, the second output of which is the control output of the device and connected to the second input of the first OR element and to the first input of the amplifier unit, the second input of which is connected to the first output of the memory unit, and the output is the information output of the device. The drawing shows a block diagram of the device. The device for inputting information contains a keyboard 1, an encoder 2, a memory block 3, a first one-shot 4, a first element OR 5, a generator 6, a pulse distributor .7, a pilot bit 8, a second OR 9, a third element OR 10, a trigger 11, the second one-shot 12, the address counter 13, the block of amplifiers 14, controls the output 15, the information output 16. The device works as follows. The device is brought to 11 a similar state by pressing 4 on the keyboard 1 of the Reset button. At the same time, a high signal level appears at the third keyboard output, which arrives at the first input of setting the address counter 13 to zero and the third input of the second element OR 9, the output of which receives a signal at the input of the first SIM 4, causing it to work. At the output of the one-shot 4, a pulse is generated, which flows through the element OR 10 and the counter count of the address counter 13, the state of kofry does not change due to the presence of a zero setting signal on its input voltage. Simultaneously, the pulse from the output of the one-shot 4 enters the input of the recording of the memory block 3 and through the element OR 5 at the input of the sample of the memory block 3, produces for the zeros present at the information first, fourth and fifth inputs of the block at the zero address, for NuipyeMoMy by the address counter 13. In addition, impulse from one output ovibratora 4 is supplied to the clock input of flip-flop 11 by writing it recession logic zero pulse coming from the second output of the keyboard 1 to the first input flip-flop 11, the input signal generator 6 is applied, blocking its operation. The control output of the device 15 has a low signal level, and the information output 16 is in a state of high impedance. In the data acquisition mode, when the button on the keyboard 1 corresponding to the input number is pressed, the n-digit code is generated at the output of the encoder 2 to the first input of the element OR 9, to the first input of the memory block 3 and to the input of the driver of the check bit 8, from the output of which (n + 1) -th bit of the code is fed to the fourth input of the memory block 3. At the second output keyboard 1 is present neither sound level At the output of the OR 9 element, a signal arrives at the input of the one-shot 4, at the output of which a pulse is formed, which through the element OR 10 enters the counting input of the address counter 13, increasing its content by one. In this case, the pulse from the output of the one-shot 4 is also fed to the input of the recording of the memory block 3 and through the element OR 5 to the input of the sample of the block of the block 3. To the memory block 3 at the new address, the n-bit code is written to the first input from the output of the encoder 2 , (n-I) -ogg bit of the code on the fourth input from the output of the co-operative discharge generator 8 and (n + 2) -th digit on the fifth input from the second output of keyboard 1, since the pulse duration at the recording output and the input sample of the memory block 3 is significantly longer than the installation time of the address counter 13. Trigger 11 in e In this case, its state does not change. When dialing the next number on the keyboard 1 in the same way, a new (n + 2) bit code is written to memory block 3 at the address incremented by one. The maximum amount of 3 data entered in this way in the block P 1m ti is determined by the width of its address data. The maximum number of cycles of K data input to the memory block is determined by the formula: K 2 -2, where P is the size of the address inputs of the memory block. The formula takes into account that the first and last cells of the storage unit are used to fix the beginning and end of the input data array. Data is output from the memory when pressing the Start button on the keyboard 1. At the same time, a high level of the signal appears on the second keyboard output, which goes to the first input of the trigger 11, to the fifth input of the memory block 3 and through the OR 9 element the input of the innovator 4, at the output of which a pulse is formed, which, at the address increased by one, writes (n + 2) -discharge code to the memory block 3, and the first and fourth inputs record logical zeroes, and the fifth input logical unit. By dropping the pulse from the output of the one-shot 4 into the trigger 11, the logical unit that is present at its first input is written. Simultaneously with this positive difference in the signal from the output of the trigger 11, a one-shot 12 is started, which forms a short pulse arriving at the second input of the setting of the address 13 counter, encircled its content. The high signal level at the output of the trigger 11 removes the blocking of the generator 6, which starts the pulse distributor 7. The pulse from the first output of the pulse distributor 7 through the OR 10 element goes to the counting input of the address counter 13, increasing its content by one. The pulses from the second output of the pulse distributor 7 through the element OR 5 are fed to the input of the sample of memory 3, to the control output 15 of the device, to the first input of the block of amplifiers 14, at output 16 of which (n + 1) appears This code is read from memory block 3 at the nepBOW address. The serial output of the code from the memory block 3 is performed automatically until the second output of the memory block 3 does not have a logical unit, recorded at the last address in the memory block 3 in the datapad mode. the second output of the keyboard 1 which enters the input to the zero setting of the trigger 11. At the same time, a low signal level is set on the ilkhod of the trigger 11, which blocks the operation of the generator 6. If necessary, the output from the memory block 3 can be repeated by pressing the Start button on the keyboard 1 about At the same time, the device allows the input of an array of dyed lengths of arbitrary length and their transfer along long lines of communication, expanding thereby the application area of the device. The invention The device for entering information, comprising a keyboard, the first output of which is connected via an encoder to the first input of the memory unit, the first one-oscillator connected to the second input of the memory unit, the first OR element connected to the third input of the memory unit, and a generator, Connected to the input of a pulse distributor, characterized in that, in order to expand the field of application of the device by inputting a data array of arbitrary length, it is inserted into it. The control pattern generator, the first and second elements OR, the trigger, the second one-shot, the address counter and the block, amplifiers, the input of the check bit generator and the first input of the second element OR, and the output - with the fourth input of the PS1m block are The fifth input is connected to the second keyboard output, the first trigger input and the second input of the second OR element, the third input of the keyboard is connected to the third keyboard output and the first input of the address counter, and the output of the second element OR connect to the input of the first one-shot, the output of which is connected to the first inputs of the first and third OR element and the second trigger input, the third input of which is connected to the second output of the memory unit, and the trigger output to the inputs of the generator and the second one-vibration, the output of which is connected to the second input the address counter, the output of which is connected to the sixth input of the memory unit, and the third input of the address counter is connected to the third input of the third OR element, the second input of which is connected to the first output of the pulse distributor, the second output of which is the control output of the device and is connected to the second input of the first OR element and to the first input of the amplifier unit, the second input of which is connected to the first output of the memory block and the output is the information output of the device. Sources of information, ps are given into account in the examination 1. The author's certificate of the USSR 549798, cl. G 06 F 3/02, 1977.
2.Авторское свидетельство СССР №641432, КП. G Об F 3/02, 1979 (прототип).I2. USSR author's certificate №641432, KP. G About F 3/02, 1979 (prototype) .I