SU1184076A1 - Pulse sequence generator - Google Patents

Pulse sequence generator Download PDF

Info

Publication number
SU1184076A1
SU1184076A1 SU833629460A SU3629460A SU1184076A1 SU 1184076 A1 SU1184076 A1 SU 1184076A1 SU 833629460 A SU833629460 A SU 833629460A SU 3629460 A SU3629460 A SU 3629460A SU 1184076 A1 SU1184076 A1 SU 1184076A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
outputs
output
control unit
Prior art date
Application number
SU833629460A
Other languages
Russian (ru)
Inventor
Сергей Николаевич Горшков
Original Assignee
Предприятие П/Я В-8759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8759 filed Critical Предприятие П/Я В-8759
Priority to SU833629460A priority Critical patent/SU1184076A1/en
Application granted granted Critical
Publication of SU1184076A1 publication Critical patent/SU1184076A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

1, ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТЕЙ №ШУЛЬСОВ, содержащий генератор тактовых импульсов, выход которого подключен к счетному входу счётчика импульсов и к первому входу элемента И, выход которого соединен со сдвигающим входом регистра сдвига , отличающийс  тем, что, с целью расширени  функциональных возможностей, в него введены инвертор , триггер, дополнительный счетчик импульсов, дешифратор и блок управлени , выходы которого подключены к первьм разр дным входам регистра сдвига, вторые разр дные входы которого подключены через дополнительный счетчик импульсов к счетному входу триггера, к входу инвертора и к выходу дешифратора, входы которого подключены к выходам счетчика импульсов, выход инвертора соединен с вторым входом элемента И, а пр мой и инверсный выходы триггера подключены к первому и второму входам блока управлени  соответственно . 2. Генератор по п.1, о т л ичающийс  тем, что блок упi равлени  содержит первый блок ключей , второй блок ключей и многовходовой элемент ИЛИ, входы которого подключены к выходам первого и второго блоков ключей, входы которых  вл ютс  соответственно первьн и вторым входами блока управлени ,а выходы многовходового элемента ШШ  вл ютс  выходами блока управлени . СХ) 4 о. О)1, the SEQUENTIAL GENERATOR NO. SHULTS, contains a clock pulse generator, the output of which is connected to the counting input of the pulse counter and to the first input of the AND element, the output of which is connected to the shift register shift input, characterized in that, in order to expand its functionality, an inverter, a trigger, an additional pulse counter, a decoder and a control unit, the outputs of which are connected to the first bit inputs of the shift register, the second bit inputs of which are connected via an additional A pulse counter to the counting trigger input, to the inverter input and to the decoder output, whose inputs are connected to the pulse counter outputs, the inverter output is connected to the second input of the And element, and the direct and inverse outputs of the trigger are connected to the first and second inputs of the control unit, respectively. 2. The generator according to claim 1, wherein the control unit contains the first key block, the second key block and the OR multi-input element, the inputs of which are connected to the outputs of the first and second key blocks, whose inputs are respectively the first and second the inputs of the control unit, and the outputs of the multi-input element SHW are the outputs of the control unit. CX) 4 o. ABOUT)

Description

Изобретение относитс  к импульсной технике и может быть испопьзова но дл  проверки систем цифровой передачи , регистрации и обработки ин формац11и. . Цель изобретени  - расгаирение функциональных возмошюстей устройства за счет обеспечени  вццачи импульсных иоследовательностей с изме н емой во времени структурой по определенному закону с возможностью изменени  значений, отдельных разр дов в импульсных последовательност х . Па чертеже представлена функциональна  схема генератора последовательностей импульсов. Генераторсодержит регистр 1 сдви га, генератор 2 тактовых импульсов, элемент И 3,-счетчик 4 импульсов, дешифратор 5, инвертор 6, триггер 7 дополнительный счетчик 8 имлульсов, блок 9 управлени , состо щий из бло ко-в 10 и 11 ключей и м оговходового элемента ИЛИ 12, причем выход генер тора 2 подключен к входу счетчика 4 и к первому входу элемента И 3, вто рой вход которого соединен через инвертор б с выходом дешифратора 5, а выход - со сдвигающим входом регистра 1, входы дешифратора 5 подключены к соответствующим разр дным выходам счетчика 4, а выход - к вхо дам триггера 7 и счетчика 8, разр д ные выходы которого соединены с вто рыми разр дными входами регистра 1, В111ХОДЫ, триггера 7 подключены к входам блока 9 управлени , выходы блоков 10 и 11 ключей, многовходовой элемент 1-ШИ 12 соединены с первьыи разр дными входами регистра 1 . Генератор работает следующим образом . Генератор 2 вырабатывает импульсы с частотой, соответствующей частоте импульсов выходного кода, которые поступают на счетчик 4, имеющий коэффициент пересчета, равный 36, так как данный генератор предназначен дл  формировани  импульсов кода, представл ющего собой последовательность 32-х разр дных слов с паузами между словами, соответствующими четырем разр дам кода. При другой структуре выходного кода коэффициент пересчета счетчика 4 может быть иным. Сигналы с разр дных выходов счетчика 4 подаютс  на входы дешифратора 5, который формирует сигнал , соответствующий паузе между словами выходного кода, т.е. четырем периодам тактовых импульсов. Интервал между паузами соответствует 32-м периодам тактовых импульсов. Сигнал с выхода дешифратора 5 через инвертор 6 подаетс  на один из входов элемента И 3, на другой вход которого поступают имлульсы с генератора 2, в результате чего на выходе элемента И 3 формируютс  пачки импульсов, состо щие из 32-х импульсов с паузами между пачками, соответствующими четырем импульсам. Эти импульсы подаютс  на сдвигающий вход регистра 1, Которьй формирует последовательный 32-разр дньш код, значение которого определ етс  сигналами, поступающдаш на разр дные (информационные ) входы регистра 1 и осуществл ющими запись в регистр 1 параллельного кода в моменты пауз между словами. Первые восемь разр дов параллельного кода, записываемого в регистр 1, соответствующих адресу слова, формируютс  восьмиразр дным счетчиком 8, на вход которого подаетс  сигнал с выхода дешифратора 5, в результате чего на выходе счетчика 8 формируетс  код адреса, значение которого увеличиваетс  на единицу с каждым последующим словом. Таким образом, на выходе генератора формируетс  последовательность кодовых слов, значени  адресов которых непрерывно измен ютс  от О до 255 (8 разр дов двоичного . кода). Числова  часть кода слов (первые разр дные входы регистров) формируетс  при помощи блоков 10 и 11 ключей (схем выставки кодов первого и второго слов), представл ющих собой набор тумблеров, которыми можно устанавливать любые значени  кода числовой части слов. Причем сигналы на выходах блоков 10 и 11 по вл ютс  поочередно с каждым словом , так как на их входы поданы сигналы с пр мого и инверсного выходов триггера 7, на вход которого поступает сигнал с выхода дешифратора 5. Выходные сигналы блоков 10 и 11. кгаочей подаютс  через многовходовьй элемент ИЛИ 12 на первые разр дные входы (информационные входы числа) регистра 1, в результате чего значе311840764The invention relates to a pulse technique and can be used for checking digital transmission systems, recording and processing information. . The purpose of the invention is to expand the functional capabilities of the device by providing, in principle, pulsed sequences with a variable structure in time according to a certain law, with the possibility of changing values and individual bits in pulsed sequences. Pa drawing presents a functional diagram of the generator pulse sequences. The generator contains a register of 1 shift, a generator of 2 clock pulses, an AND 3 element, a counter of 4 pulses, a decoder 5, an inverter 6, a trigger 7, an additional counter of 8 pulses, a control block 9 consisting of 10 and 11 keys and The input element is OR 12, and the output of generator 2 is connected to the input of counter 4 and to the first input of element 3, the second input of which is connected via inverter b to the output of the decoder 5, and the output to the shift input of register 1, the inputs of the decoder 5 are connected to corresponding to the discharge outputs of the counter 4, and the output - to the input m trigger 7 and counter 8, the bit outputs of which are connected to the second bit inputs of register 1, V111 INPUTS, trigger 7 are connected to the inputs of control unit 9, the outputs of blocks 10 and 11 of the keys, the multi-input element 1-SHI 12 are connected to the first the inputs of the register 1. The generator works as follows. The generator 2 generates pulses with a frequency corresponding to the frequency of the output code pulses, which are fed to counter 4, having a conversion factor of 36, since this generator is designed to generate code pulses, which are a sequence of 32-bit words with pauses between words corresponding to four bit codes. With a different structure of the output code, the conversion factor of counter 4 may be different. The signals from the bit outputs of counter 4 are fed to the inputs of the decoder 5, which forms a signal corresponding to the pause between the words of the output code, i.e. four periods of clock pulses. The interval between pauses corresponds to 32 periods of clock pulses. The signal from the output of the decoder 5 through the inverter 6 is fed to one of the inputs of the element 3, to the other input of which receives pulses from the generator 2, with the result that at the output of the element 3 the pulses are formed, consisting of 32 pulses with pauses between the packs corresponding to four pulses. These pulses are fed to the shift input of register 1, which forms a sequential 32-bit code, the value of which is determined by the signals received on the bit (information) inputs of register 1 and writing to the register 1 of the parallel code at the moments of pauses between words. The first eight bits of the parallel code recorded in register 1, corresponding to the address of the word, are formed by an eight-bit counter 8, the input of which receives a signal from the output of the decoder 5, resulting in the output of the counter 8 forming the address code, the value of which increases by one with each the next word. Thus, at the output of the generator, a sequence of code words is formed, the values of which addresses continuously vary from 0 to 255 (8 bits of the binary code). The numerical part of the word code (the first bit inputs of the registers) is formed using blocks 10 and 11 of the keys (show patterns of the first and second word codes), which are a set of toggle switches with which you can set any code values of the numeric part of the words. Moreover, the signals at the outputs of blocks 10 and 11 appear alternately with each word, since their inputs receive signals from the direct and inverse outputs of trigger 7, to the input of which a signal comes from the output of the decoder 5. Output signals of blocks 10 and 11. kg are supplied through the multi-input element OR 12 to the first bit inputs (information inputs of the number) of register 1, resulting in a value of 3111840764

ки  числовой части слов выходного установленным ключами блока 10, а кода генератора дл  четных номеров нечетных номеров слов - ключаслов будут соответствовать значени м, ми блока II.The numeric parts of the output words are set by the keys of block 10, and the generator code for even numbers of odd word numbers — the key will correspond to the values of block II.

Claims (2)

1. ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТЕЙ ИМПУЛЬСОВ, содержащий генератор тактовых импульсов, выход которого подключен к счетному входу счётчика импульсов и к первому входу элемента И, выход которого соединен со сдвигающим входом регистра сдвига, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены инвертор, триггер, дополнительный счетчик импульсов, дешифратор и блок управления, выходы которого подключены к первым разрядным входам регистра сдвига, вторые разрядные входы которого подключены через дополнительный счетчик импульсов к счетному входу триггера, к входу инвертора и к выходу дешифратора, входы которого подключены к выходам счетчика импульсов, выход инвертора соединен с вторым входом элемента И, а прямой и инверсный выходы триггера подключены к первому и второму входам блока управления соответственно .1. A PULSE SEQUENCE GENERATOR, comprising a clock pulse generator, the output of which is connected to the counting input of the pulse counter and to the first input of the And element, the output of which is connected to the shift input of the shift register, characterized in that, in order to expand the functionality, an inverter is introduced into it , trigger, additional pulse counter, decoder and control unit, the outputs of which are connected to the first bit inputs of the shift register, the second bit inputs of which are connected through additional the pulse counter to the counter input of the trigger, to the input of the inverter and to the output of the decoder, the inputs of which are connected to the outputs of the pulse counter, the inverter output is connected to the second input of the And element, and the direct and inverse outputs of the trigger are connected to the first and second inputs of the control unit, respectively. 2. Генератор по п.1, отличающийся тем, что блок управления содержит первый блок клю- § чей, второй блок ключей и многовходовой элемент ИЛИ, входы которого подключены к выходам первого и второго блоков ключей, входы которых являются соответственно первым и вторым входами блока управления,а выходы многовходового элемента ИЛИ являются выходами блока управления.2. The generator according to claim 1, characterized in that the control unit comprises a first key block, a second key block and a multi-input OR element, the inputs of which are connected to the outputs of the first and second key blocks, the inputs of which are respectively the first and second inputs of the block control, and the outputs of the multi-input element OR are the outputs of the control unit. SU „1184076SU „1184076
SU833629460A 1983-08-04 1983-08-04 Pulse sequence generator SU1184076A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833629460A SU1184076A1 (en) 1983-08-04 1983-08-04 Pulse sequence generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833629460A SU1184076A1 (en) 1983-08-04 1983-08-04 Pulse sequence generator

Publications (1)

Publication Number Publication Date
SU1184076A1 true SU1184076A1 (en) 1985-10-07

Family

ID=21077137

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833629460A SU1184076A1 (en) 1983-08-04 1983-08-04 Pulse sequence generator

Country Status (1)

Country Link
SU (1) SU1184076A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 705650, кл, Н 03 К 3/64, 1975. Авторское свидетельство СССР № 752764, кл, Н 03 К 3/64, 1979, *

Similar Documents

Publication Publication Date Title
SU1184076A1 (en) Pulse sequence generator
JPS5652438A (en) Decoding circuit
SU984001A1 (en) Generator of pseudorandom pulse trains
SU830359A1 (en) Distributor
SU817994A1 (en) Complex signal shaping device
SU669357A1 (en) Cyclic code coding and decoding arrangement
SU1640827A1 (en) Sequential code converter
SU447835A1 (en) Digital matched filter
SU1347167A1 (en) Process number generator
SU1005026A1 (en) Device for determining number of ones in n-bit number binary code
SU1575174A1 (en) Device for multiplying two n-digit numbers
SU1185365A1 (en) Device for transmission and reception of information
SU1363187A1 (en) Associative arithmetic device
SU1529444A1 (en) Binary counter
SU1661975A1 (en) Pseudorandom sequence generator
SU1578714A1 (en) Test generator
SU1462282A1 (en) Device for generating clocking pulses
SU1198533A1 (en) Device for simulating phase jitter of pulses of code sequence
SU1103239A1 (en) Parallel code parity checking device
RU1785083C (en) Decoder
SU1008893A1 (en) Pulse train generator
SU628487A1 (en) Binary number squaring arrangement
SU1159165A1 (en) Parallel code-to-serial code translator
SU1182454A1 (en) Apparatus for controlling source of seismic waves
SU1603360A1 (en) Generator of basic functions