Изобретение ртноситс к импульсной технике и может найти применение в системах передачи данных по цнфроfUM каналам с преобразованием парал дельного кода в последовательный, Цель изобретени - расширение класса решаемых задач за счет возможности получени |ислового значени формата преобразуемого кода и упрощение преобразовател , повьш1аюцее надежность его работы. . Н.а чертеже представлена функционал на схема предлагаемого преобразовател . Преобразоззатель содержит регистр 1 сдвига, дешифратор 2 нул , первый Генератор 3 импульсов, второй генера тор 4 импульсов, счетчик 5 импульсов триггер б, элемент ИЛИ 7, информационные входы 8, .выход 9 начала фор мата, информационный вькод 10 преобр зовател , выходы П числового значени формата кода, выход 12 конца фор мата, вход 13 обнулени преобразовател . Преобразователь работает следующи образом. перед началом каздого цикла преобразовани на вход 13 обнулени пре образовател необходимо подать импульс начальной установки. По этому импульсу в счетчик 5 импульсов долж но записатьс число п, (разр дность регистра сдвига). В качестве счетчика 5 импульсов примен етс реверси вный счетчик, имеющий информационные входы, на которых предварительно устанавливают число в двоичном представлении путем -подачи на соответствующие входы посто нных логических единиц., Преобразуемый параллельн171й код вводитс через информационные входы 8 в разр ды регистра 1 сдвига. Разр ды преобразуемого кода и разр ды регистра I сдвига совмещаютс по первому Смладшему) разр ду. При этом сигнал на выходе дешифратора 2 нул запускает первый генератор 3 импульсов , так как содержимое разр дов регистра 1 сдвига уже не вл етс нулевым . Импульсы максимальной частоты с выхода первого генератора 3 импуль сов поступают на вход сдвига регистра 1 сдвига и на вход обратного счета счетчика 5 тпульсов через элемент ИЛИ 7. Сдвиг с максимальной час тотой продолжаетс до тех пор, пока на выходе п-го разр да регистра I сдвига не по витс 1. Это значит, что старший разр д преобразуемого кода совместилс с п-м разр дом ре гистра I сдвига.При этом устанавливаетс триггер 6. Положительный перепад импульса с . пр мого выхода триггера 6 поступает на вькод 9 начала формата и свиде- тельствует о начале формата преобразуемого кода. В этот момент (наличие фронта импульса на выходе 9) на выходе II имеетс числовое значение формата преобразуемого кода. С инверсного выхода триггера 6 на вход первого генератора 3 импульсов поступает запрещающий потенциал, а 1 с пр мого выхода триггера 6 запускает второй генератор Ч импульсов . Импульсы тактовой частоты с выхода генератора k импульсов поступают на вход сдвига регистра I сдвига и на вход обратного счета счетчика 5 импульсов через злемёнтИПИ 7. Сдвиг продолжаетс до тех пор, пока импульс на выходе переполнени счетчика 5 импульсов не з1апретит работу второго генератора 4 импульсов. Этот же mtпульс поступает на выход 12 конца фOJ)7 мата и свидетельствует о конце формата преобразуемого кода. Таким образом, изобретение обеспечивает преобразование параллельного кода в последовательный и вьодачу информации о начале, конце и числовом значении формата преобразуемого кода.The invention is related to the pulse technique and can be used in data transmission systems over complex channels with conversion of a parallel code into a serial one. The purpose of the invention is the expansion of the class of tasks due to the possibility of obtaining the value of the format of the code being converted and the simplification of the converter, the increased reliability of its operation. . The drawing shows the functionality of the proposed converter circuit. The converter contains the shift register 1, the decoder 2 zero, the first Pulse generator 3, the second generator of the pulse 4, the pulse counter 5, the trigger b, the element OR 7, the information inputs 8, the output 9 of the beginning of the format, the information code 10 of the converter, the outputs P the numerical value of the code format, the output 12 of the end of the format, the input 13 of the zeroing of the converter. The converter works as follows. Before the start of each conversion cycle, an impulse of the initial setting must be applied to the input 13 of zeroing the converter. On this pulse, the number n, (the size of the shift register) should be recorded in the counter 5 pulses. As a pulse counter 5, a reverse counter is used that has information inputs on which a binary representation is preset by giving it to the corresponding inputs of constant logic units. The parallel code to be converted is entered through information inputs 8 into the bits of shift register 1. The bits of the code to be converted and the bits of the shift register I are aligned according to the first Smooth bit. In this case, the signal at the output of the decoder 2 zero triggers the first generator of the 3 pulses, since the contents of the bits of the shift register 1 are no longer zero. The pulses of maximum frequency from the output of the first generator of 3 pulses are fed to the shift input of the shift register 1 and to the counting input of the counter of 5 t pulses through the element OR 7. The shift from the maximum frequency continues until the output of the n-th register I the shift is not in accordance with Wits 1. This means that the most significant bit of the code being converted is compatible with the nth bit of the register of the I shift. At the same time, a trigger 6 is set. Positive difference in impulse c. the direct output of trigger 6 goes to the start code format 9 and indicates the beginning of the format of the code being converted. At this moment (the presence of the pulse front at the output 9) at the output II there is a numerical value of the format of the code being converted. From the inverse output of the trigger 6, the inhibiting potential arrives at the input of the first generator of the 3 pulses, and 1 from the direct output of the trigger 6 triggers the second generator of the H pulses. The clock pulses from the generator output k pulses come to the shift input of the shift register I and to the countdown input of the counter 5 pulses through element 7. The shift continues until the pulse at the output of the overflow of the pulse counter 5 stops the operation of the second generator 4 pulses. The same mt pulse arrives at output 12 of the end of the fOJ) 7 mat and indicates the end of the format of the code being converted. Thus, the invention provides the conversion of a parallel code to a serial one and the input of information about the beginning, end, and numerical value of the format of the code being converted.