SU447835A1 - Digital matched filter - Google Patents

Digital matched filter

Info

Publication number
SU447835A1
SU447835A1 SU1748466A SU1748466A SU447835A1 SU 447835 A1 SU447835 A1 SU 447835A1 SU 1748466 A SU1748466 A SU 1748466A SU 1748466 A SU1748466 A SU 1748466A SU 447835 A1 SU447835 A1 SU 447835A1
Authority
SU
USSR - Soviet Union
Prior art keywords
pulses
circuit
output
matched filter
register
Prior art date
Application number
SU1748466A
Other languages
Russian (ru)
Inventor
Олег Гурьевич Каратаев
Леонид Николаевич Куличенко
Original Assignee
Войсковая часть 60130
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая часть 60130 filed Critical Войсковая часть 60130
Priority to SU1748466A priority Critical patent/SU447835A1/en
Application granted granted Critical
Publication of SU447835A1 publication Critical patent/SU447835A1/en

Links

Landscapes

  • Noise Elimination (AREA)

Description

Изобретение относитс  к радиосв зи .This invention relates to radio.

Известны цифровые согласованные фильтры дл  приема составного сигнала, сгруппированного в блоки двух видов, содержащие регистры сдвига, схемы записи в регистр, генератор тактовых импульсов.Digital matched filters are known for receiving a composite signal, grouped into two types of blocks, containing shift registers, register writing circuits, and a clock generator.

Однако при использовании известных фильтров дл  приема сигналов с большой базой (несколько тыс ч и больше) требуетс  столь же большое число логических элементов .However, using well-known filters to receive signals with a large base (several thousand or more), an equally large number of logic elements is required.

Цель изобретени  - упрощение устройства путем сокращени  числа логических схем. Это достигаетс  тем, что фильтр выполнен по двухкаскадной схеме с регистрами сдвига в каждом каскаде, между которыми включены сумматор, ограничители , мультивибраторы, схемы И и МИ.The purpose of the invention is to simplify the device by reducing the number of logic circuits. This is achieved by the fact that the filter is made according to a two-stage scheme with shift registers in each stage, between which an adder, limiters, multivibrators, and I and MI circuits are included.

На фиг,1 изображена функциональна  схема предлагаемого фильтра ,Fig, 1 shows a functional diagram of the proposed filter,

Напр жение суммы сигнала и помехи стробируетс  импульсами генератора тактовых импульсов 1 в схеме И 2 и через схему записиThe voltage of the sum of the signal and interference is gated by pulses of the clock pulse generator 1 in the AND 2 circuit and through the recording circuit

в регистр 3 записываетс  в регистр сдвига 4, Импульсы генератора 1 служат дл  регистра 4 одновременно и продвигающими импульсами ,register 3 is written to shift register 4; generator 1 pulses are used for register 4 and forward pulses simultaneously,

На фиг,1 изображена функцио-.Fig, 1 shows the function.

нальна  схема фильтра дл  случа , когда сложный сигнал состоит из п ти идущих друг за другом блоков единиц и нулей, образующихfilter circuit for the case when a complex signal consists of five consecutive blocks of ones and zeros forming

код 10001, Блок единицы состоит из шести элементарных положительных и отрицательных посылок, образующих код 111100, Блок нул  состоит из шести элементарных положительных и отрицательных посылок , образующих код 000011,code 10001, the Unit unit consists of six elementary positive and negative parcels forming the code 111100, Block zero consists of six elementary positive and negative parcels forming the code 000011,

На фиг,2 показаны эпюры напр жений дл  случа , когда укрупненные блоки единиц и нулей фиксируютс  тогда, когда число совпадений относительно соответствующихFig. 2 shows the stress plots for the case when the enlarged units of ones and zeros are fixed when the number of matches with respect to the corresponding

кодов 111100 и 000011 не меньше п ти. Ограничитель 5 пропускает на выход только напр жение, большее сумш одинаковых амплитуд определенного числа импульсов, поступив ших на вход сумматора б, а ограничитель 7 пропускает на выход только напр ке ние, меньшее суммы одинаков ых аш1литуд определённого числа импульсов j поступивших на вход сумматора 6. Таким образом, на выходе схемы И 8 возникает импульс, соответствующий укрупненному блоку единицы, а на выходе схемы И 9 - импульс, соответствующий укрупненному блоку нул .codes 111100 and 000011 are not less than five. Limiter 5 passes only the voltage greater than the sum of the same amplitudes of a certain number of pulses to the input of the adder b, and limiter 7 only passes a voltage smaller than the sum of the same ash1 of the specified number of pulses j to the input of the adder 6. Thus, at the output of the circuit And 8 there is a pulse corresponding to the enlarged unit of the unit, and at the output of the circuit And 9 - a pulse corresponding to the enlarged block zero.

Импульсы с выходов схем 8 и 9 запускают ждущие мультивибраторы 10 и 11, которые в течение времени генерации ими импульсов и восстановлени  не реагируют на входные импульсы. генерации и восстановлени  выбираютс  таким сх5разом, чтобы исключить BOSMOSность прохождени  через мультивибраторы 10 и 11 нескольких еледующих подр д с частотой генератора 1 импульсов. Через схему ИЛИ 12 импульсы посту пак® на продвижение информации, записанной в регистр сдвига 13. С выхода ждущего мультивибратора 10 импульсы единицы записываютс  черев схему записи 14 в регистр сдвига 13. В случае набора соответствующего кода на выходе схемы И 15 возникает импульс.The pulses from the outputs of circuits 8 and 9 start the waiting multivibrators 10 and 11, which do not react to the input pulses during the time of their generation of pulses and restoration. generation and recovery are chosen in such a way as to exclude the BOSMOS passing through the multivibrators 10 and 11 for several pulses with a frequency of the generator 1. Through the OR 12 circuit, the pulses of the fasting pack® for the advancement of information recorded in the shift register 13. From the output of the multivibrator standby 10, the unit pulses are written through the writing circuit 14 into the shift register 13. In the case of dialing the corresponding code, an output pulse occurs at the circuit output 15.

На фиг.2 прин ты следующиеIn Figure 2, the following are accepted.

обозначени : а- напр жение сигнала и помехи на входе схемы И 2; б - импульсы на выходе генератора тактовых импульсов 1 в импульсы на выходе схемы И 2; г - импульсы на выходе ограничителейЗ и 7; д - ишульсы на выходе ждущих мультивибраторов 10 и 11; е - импульсы, поступающие на вход схемы записи в регистр 14,и - импульсы на выходе схемы Иdesignations: a - signal voltage and interference at the input of the circuit 2; b - pulses at the output of the generator of clock pulses 1 in pulses at the output of the circuit And 2; g - impulses at the output of limiters 3 and 7; e - ishulsy at the output of the waiting multivibrators 10 and 11; e - the pulses arriving at the input of the write circuit in the register 14, and - the pulses at the output of the AND circuit

ПРЕДМЕТ ИЗОБРЕТЕНИЯ Цифровой согласованный фильтр дд  приема сос-тавного сигнала с рупПированЕОГо в блоки двух видов , содержащий регистры сдвига, схеш записи в регисгр, генератор тактовых импульсов, от л и ч а ю щ и и с   теМ| ЧТО, с целью упрощени  .фильтра, он выполнен по двухкаскадной схеме с регистром сдвига в каждом каскаде, причем отвода регистра первого каскада подключены через сушщтор параллельно к двум ограничихел М| каждый из которых через свою схему И, управл емую тактовым генератором , подключен ко входуSUBJECT OF THE INVENTION A digitally matched dd filter for receiving a signal from a rupPaedoGo into two types of blocks, containing shift registers, recording registers in the register, clock generator, and from | THAT, in order to simplify the filter, it is performed according to a two-stage scheme with a shift register in each cascade, with the tap of the first cascade register connected via a dryer in parallel to two limiting boxes M | each of which, through its own AND-controlled circuit, is connected to the input

ждущего мульгивибрагора, выход одного мультивибратора подключен параллельно к схеме записи в регистр сдвига каскада и к схеие ИЛИ, выход второго мультивибратора - только к схеме ИЛИ, котора  подключена к продвигающеду вхо регистра сдвига.waiting for a multivibrag, the output of one multivibrator is connected in parallel to the write circuit in the cascade shift register and to the OR circuit, the output of the second multivibrator is only to the OR circuit, which is connected to the advancing input of the shift register.

SU1748466A 1972-02-16 1972-02-16 Digital matched filter SU447835A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1748466A SU447835A1 (en) 1972-02-16 1972-02-16 Digital matched filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1748466A SU447835A1 (en) 1972-02-16 1972-02-16 Digital matched filter

Publications (1)

Publication Number Publication Date
SU447835A1 true SU447835A1 (en) 1974-10-25

Family

ID=20503361

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1748466A SU447835A1 (en) 1972-02-16 1972-02-16 Digital matched filter

Country Status (1)

Country Link
SU (1) SU447835A1 (en)

Similar Documents

Publication Publication Date Title
SU447835A1 (en) Digital matched filter
GB1363707A (en) Synchronous buffer unit
SU1411738A1 (en) Digital function converter
SU857984A1 (en) Pseudorandom train generator
SU560329A1 (en) Input Frequency Playback Device
SU1488967A1 (en) Code converter
SU1599891A1 (en) Device for playback of digital magnetic recording
SU523532A1 (en) Device for generating morse code
SU1674232A1 (en) Digital magnetic recorder
SU678512A1 (en) Digital information reproducing device
SU1057941A1 (en) Micro 3 adder
SU479109A1 (en) Device for comparing binary numbers
SU1683017A1 (en) Modulo two check code generator
SU1075373A2 (en) Discrete matched filter
SU522547A1 (en) Discrete matched filter
SU1432515A1 (en) Random process generator
SU178177A1 (en)
SU984001A1 (en) Generator of pseudorandom pulse trains
SU463234A1 (en) Device for dividing cycle time into fractional number of intervals
SU1184076A1 (en) Pulse sequence generator
SU1310898A1 (en) Storage
SU959269A1 (en) Programmable signal shaper
SU425368A1 (en) DEVICE FOR THE FORMATION OF BIORTOGONAL CODES
SU900317A1 (en) Storage device
SU396839A1 (en) DEVICE OF TRANSFORMATION OF SCALE IMAGE BY LINE