SU1653154A1 - Frequency divider - Google Patents

Frequency divider Download PDF

Info

Publication number
SU1653154A1
SU1653154A1 SU894629741A SU4629741A SU1653154A1 SU 1653154 A1 SU1653154 A1 SU 1653154A1 SU 894629741 A SU894629741 A SU 894629741A SU 4629741 A SU4629741 A SU 4629741A SU 1653154 A1 SU1653154 A1 SU 1653154A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
control unit
bit
bus
Prior art date
Application number
SU894629741A
Other languages
Russian (ru)
Inventor
Олег Кузьмич Филиппов
Наталия Леопольдовна Новогрудская
Евгений Петрович Колмаков
Original Assignee
Предприятие П/Я Г-4152
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4152 filed Critical Предприятие П/Я Г-4152
Priority to SU894629741A priority Critical patent/SU1653154A1/en
Application granted granted Critical
Publication of SU1653154A1 publication Critical patent/SU1653154A1/en

Links

Description

1one
(21)4629741/21(21) 4629741/21
(22)02.01.89(22) 02.01.89
(46) 30.05.91. Бкш. 20(46) 05.30.91. Bksh. 20
(72) О.К.Филиппов, Н.Л.Новогрудска (72) О.K.Filippov, N.L.Novogrudska
и Е.П.Колмаковand E.P.Kolmakov
(53)621.374 (088.8)(53) 621.374 (088.8)
(56)Авторское свидетельство СССР № 1265996, кл. Н 03 К 23/00, 1989.(56) USSR Copyright Certificate No. 1265996, cl. H 03 K 23/00, 1989.
Авторское свидетельство СССР № 894875, кл. Н 03 К 23/00, 1979.USSR Author's Certificate No. 894875, cl. H 03 K 23/00, 1979.
(54)ДЕЛИТЕЛЬ ЧАСТОТЫ(54) FREQUENCY DIVER
(57)Изобретение относитс  к импульсной технике и может использоватьс (57) The invention relates to a pulse technique and can be used
в устройствах автоматики и вычислительной техники. Цель изобретени  - увеличение диапазона коэффициента делени  - достигаетс  организацией новых структурных св зей. Устройство содержит n-разр дный счетчик 1 импульсов , р-разр дный регистр 2 сдвига , блок 3 управлени ,входную шину 4 и шину 5 управлени .Блок 3 управлени  содержит элементы И 6, 9, инвертор 7 и элемент . Коэффициент делени  устройства определ етс  выражением К 2 п + р, где 1 р 2 или 2 р . 2 и в зависимости от сигнала на шине 5. 1 з.п. ф-лы, 1 ил.in devices of automation and computing. The purpose of the invention — an increase in the range of the division ratio — is achieved by organizing new structural relationships. The device contains an n-bit pulse counter 1, a p-shift shift register 2, a control unit 3, an input bus 4 and a control bus 5. The control unit 3 contains elements 6, 9, an inverter 7 and an element. The division factor of the device is determined by the expression K 2 n + p, where 1 p 2 or 2 p. 2 and depending on the signal on the bus 5. 1 hp f-ly, 1 ill.
(L
сwith
Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.The invention relates to a pulse technique and can be used in automation and computing devices.
Цель изобретени  - увеличение диапазона коэффициента делени .The purpose of the invention is to increase the range of the division ratio.
На чертеже приведена структурна  электрическа  схема устройства.The drawing shows a structural electrical circuit of the device.
Делитель частоты содержит п-разр д ныи счетчик -1 импульсов, выход п-го разр да которого соединен с информационным входом р-разр дного регистра 2 (сдвига) и с первым входом блока 3 управлени , выход которого соединен с входом запрета счета п-разр дного счетчика 1 импульсов, счетный вход; которого соединен с входной щи но if 4 н тактовым входом р-разр дного регистра 2, выходы р-го и разр - дов которого соединены соответственно с вторым и с третьим входами блока 3 управлени , четвертый вход которого соединен с шиной 5 управлени  Блок 3 управлени  содержит первый элемент И 6, выход которого соединен с выходом блока 3 управлени , первый вход которого через инвертор 7 сое- дгиеи с первьм входом первого элемента И 6, второй вход которого сое- динен с выходом элемента ИЛИ 8, первый вход которого соединен с вторым входом блока 3 управлени , третий и четвертый входы которого соединены соответственно с первым и вторым входами второго элемента И 9, выход которого соединен с вторым входом элемента ШШ 8сThe frequency divider contains a n-bit pulse count counter -1, the output of the n-th bit of which is connected to the information input of the p-bit register 2 (shift) and the first input of the control unit 3, the output of which is connected to the count inhibit input n- bit counter 1 pulses, counting input; which is connected to the input box if 4 on the clock input of the p-bit register 2, the outputs of the p-th and bits of which are connected respectively to the second and third inputs of the control unit 3, the fourth input of which is connected to the control bus 5 contains the first element AND 6, the output of which is connected to the output of the control unit 3, the first input of which through the inverter 7 is connected to the first input of the first element 6, the second input of which is connected to the output of the element OR 8, the first input of which is connected to the second control unit 3 input , The third and fourth inputs of which are connected respectively to the first and second inputs of the second element AND 9, the output of which is connected to the second input of the element SHSh 8c
Делитель частоты работает следующим образом The frequency divider works as follows.
Коэффициент делени  устройства определ етс  выражениемThe division ratio of the device is determined by the expression
К 2П + р,K 2P + p,
где- 1 р Ј 2 - при нулевом (логическом ) сигнале на шине 5;where - 1 p Ј 2 - at zero (logical) signal on bus 5;
1-1VI 1-1VI
2 р 2 - при-единичном сигнале на шине 5.2 p 2 - at a single signal on the bus 5.
В первом случае счетчик 1 считает импульсы, поступающие на шину 4.In the first case, the counter 1 counts the pulses arriving at the bus 4.
Последний n-й разр д счетчика 1 принимает единичное значение после по влени  -го импульса на ъгипе 4 (при исходном нулевом состо нии счетчика 1). Следующим(2 + 1)-м импульсом на шине 4 единичное значение п-го разр да счетчика 1 переписываетс  в регистр 2. Единичный сигнал на выходе разр да регистра 2 ЛThe last n-th digit of counter 1 takes on a single value after the occurrence of the th pulse in cycle 4 (with the initial zero state of counter 1). The next (2 + 1) -th pulse on bus 4 is the unit value of the n-th bit of counter 1 is rewritten into register 2. A single signal at the output of the bit of register 2 L
сwith
5 0 5 зо 5 0 5
4040
3535
по вл етс  через последующих импульсов на шине 4, а установка в нуль счетчика 1 происходит через 2й импульсов. При этом на выходе блока 3. по вл етс  нулевой сигнал, запрещающий работу счетчика 1 в счетном режиме. Таким образом, происходит запрет счета импульсов счетчиком 1, что приводит к соответствую щему увеличению коэффициента делени .It appears through subsequent pulses on bus 4, and the counter 1 is set to zero after 2 pulses. At the same time, at the output of block 3., a zero signal appears prohibiting the operation of counter 1 in the counting mode. Thus, the pulse counting by counter 1 prohibits, which leads to a corresponding increase in the division factor.
Во втором случае запрет счета счетчиком 1 имлуЛьсов в шины 4 осуществл етс  при нулевом сигнале на выходе п-го разр да счетчика 1 и при наличии единичных сигналов на одном из выходов регистра 2, причем и в этом случае происходит увеличение коэффициента делени  устройства на соответствующее значение р.In the second case, the counting by the counter 1 imluses in the bus 4 is prohibited at a zero signal at the output of the nth digit of counter 1 and if there are single signals at one of the outputs of register 2, and in this case the division factor of the device increases by the corresponding value R.
Формула-изобретени Formula-invention

Claims (2)

1.Делитель частоты, .содержащий n-разр дный счетчик импульсов, р- рачр дный регистр, блок управлени , шину управлени  и входную шину, отличающийс  тем, что, с целью увеличени  диапазона коэффициента делени , выход блока управлени  соединен с входом запрета счета n-разр дного счетчика импульсов, выход п-го разр да которого соединен с информационным входом р-разр дного регистра и с первым входом блока управлени , второй и третий входы которого соединены с выходами соответственно р-го и 2ПМ- го разр дов р-разр дного регистра, тактовый вход кото- рого соединен с входной шиной и со счетным входом n-разр дного счетчика импульсов, при этом шина управлени  соединена с четвертым входом блока управлени .1. A frequency divider containing an n-bit pulse counter, a raster register, a control unit, a control bus and an input bus, characterized in that, in order to increase the range of the division factor, the output of the control unit is connected to the count inhibit input n - pulse counter, the output of the n-th bit of which is connected to the information input of the p-bit register and the first input of the control unit, the second and third inputs of which are connected to the outputs of the p-th and 2 rm bits of the p-bit, respectively one register, clock input The latter is connected to the input bus and to the counting input of the n-bit pulse counter, while the control bus is connected to the fourth input of the control unit.
2.Делитель по п.1, от л ич а rain и и с   тем, что блок управлени  содержит первый элемент И, выход которого соединен с выходом блока управлени , первый вход которого соединен через инвертор с первым входом первого элемента И, второй вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен с вторым входом блока управлени , третий и четвертый входы которого соединены соответственно с первым и вторым входами второго элемента И, выход которого соединен с вторым входом элемента ИЛИ.2. A divider according to claim 1, from l ia and rain, and so that the control unit contains the first element I, the output of which is connected to the output of the control unit, the first input of which is connected via an inverter to the first input of the first element I, the second input of which connected to the output of the OR element, the first input of which is connected to the second input of the control unit, the third and fourth inputs of which are connected respectively to the first and second inputs of the second element AND, the output of which is connected to the second input of the OR element.
SU894629741A 1989-01-02 1989-01-02 Frequency divider SU1653154A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894629741A SU1653154A1 (en) 1989-01-02 1989-01-02 Frequency divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894629741A SU1653154A1 (en) 1989-01-02 1989-01-02 Frequency divider

Publications (1)

Publication Number Publication Date
SU1653154A1 true SU1653154A1 (en) 1991-05-30

Family

ID=21419374

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894629741A SU1653154A1 (en) 1989-01-02 1989-01-02 Frequency divider

Country Status (1)

Country Link
SU (1) SU1653154A1 (en)

Similar Documents

Publication Publication Date Title
SU1653154A1 (en) Frequency divider
US4149258A (en) Digital filter system having filters synchronized by the same clock signal
SU1506553A1 (en) Frequency to code converter
SU993260A1 (en) Logic control device
SU684710A1 (en) Phase-pulse converter
SU970367A1 (en) Microprogram control device
SU1180896A1 (en) Signature analyser
SU488344A1 (en) Reversible distributor
SU924704A1 (en) Device for raising to the third power
SU738135A1 (en) Digital pulse phase discriminator
SU1531172A1 (en) Parallel asynchronous register
SU1464290A1 (en) Frequency-to-code converter
RU1775854C (en) Controlled pulse recurrence frequency divider
SU1305661A1 (en) Device for shifting information
SU1050114A1 (en) Pulse distributor
SU1156070A1 (en) Device for multiplying frequency by code
SU1188728A1 (en) Device for implementing boolean functions
SU748878A1 (en) Pulse distributor
SU1367153A1 (en) Frequency divider with fractional countdown ratio
SU1061054A1 (en) Device for measuring limit automatic selection
SU1649531A1 (en) Number searcher
SU1645970A1 (en) Device for coloring graphs
SU830378A1 (en) Device for determining number position on nimerical axis
SU1647903A2 (en) Code-to-pulse repetition period converter
SU1481797A1 (en) Distribution quantile determination device