SU582512A1 - Device for raising to the third power - Google Patents

Device for raising to the third power

Info

Publication number
SU582512A1
SU582512A1 SU7502107195A SU2107195A SU582512A1 SU 582512 A1 SU582512 A1 SU 582512A1 SU 7502107195 A SU7502107195 A SU 7502107195A SU 2107195 A SU2107195 A SU 2107195A SU 582512 A1 SU582512 A1 SU 582512A1
Authority
SU
USSR - Soviet Union
Prior art keywords
adder
raising
power
input
elements
Prior art date
Application number
SU7502107195A
Other languages
Russian (ru)
Inventor
Виталий Петрович Боюн
Леонид Григорьевич Козлов
Владимир Федорович Соломонов
Original Assignee
Ордена Ленина Институт Кибернетики Ан Украинской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетики Ан Украинской Сср filed Critical Ордена Ленина Институт Кибернетики Ан Украинской Сср
Priority to SU7502107195A priority Critical patent/SU582512A1/en
Application granted granted Critical
Publication of SU582512A1 publication Critical patent/SU582512A1/en

Links

Description

(54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КУБ(54) DEVICE FOR CONSTRUCTION IN CUB

мента 6 задержки. Выход счетчика 1 подключен через блок 5 элементов И к входу сумма тора 3, выход которого соединен через блок 4 элементов И с другим входом сумматора 2, а второй вход блока 5 элементов И св зан с выходом элемента 6 задержки.ment 6 delay. The output of counter 1 is connected via block 5 of the elements And to the input of the sum of a torus 3, the output of which is connected through block 4 of elements And to another input of adder 2, and the second input of block 5 of elements And is connected with the output of delay element 6.

Начальное состо ние счетчика 1 и сумматоров 2 и 3 - нулевое. Число (х), представленное последовательностью имиульсов, поступает на вход 7 устройства. С приходом первого импульса прибавл етс  единица к содержимому младшего разр да сумматора 2, а к содержимому счетчика 1 по первому и второму входам - величина, равна  трем, а также открываетс  блок 4 элементов И, через который осупдествл етс  передача кода из сумматора 3 в сумматор 2 со сдвигом влево на один разр д. Пройд  через элемент 6 задержки, входной импульс открывает блок 5The initial state of counter 1 and adders 2 and 3 is zero. The number (x), represented by the sequence of emulsions, is fed to the input 7 of the device. With the arrival of the first pulse, one is added to the contents of the low-order bit of adder 2, and the contents of counter 1 in the first and second inputs are equal to three, and the block 4 of AND elements is opened, through which the transfer of the code from adder 3 to the adder opens 2 with a shift to the left by one bit. Pass through the delay element 6, the input pulse opens block 5

элементов И, через который содержимое счетчика 1 передаетс  в сумматор 3.elements And, through which the contents of counter 1 is transmitted to adder 3.

Поступление следующих импульсов на вход 7 устройства приводит к повторению описанных операций, в результате чего в сумматоре 2 накапливаетс  величина х.The arrival of the following pulses at the input 7 of the device leads to the repetition of the described operations, as a result of which in the adder 2 the value x accumulates.

Работа устройства иллюстрируетс  таблицей .The operation of the device is illustrated in the table.

Технико-экономический эффект изобретени  состоит в том, что повысилась надежность устройства за счет исключени  блока элементов И и элемента задержки и упрощени  св зей между счетчиком 1 и сумматором 3 (в два раза сокращено количество шин по сравнению с известным устройством). В данном устройстве обработка каждого входного импульса проводитс  за два такта, в то врем  как в известном устройстве - за три такта, т. е. быстродействие иовысилось в 1,5 раза.The technical and economic effect of the invention is that the reliability of the device is improved by eliminating the block of AND elements and the delay element and simplifying the communication between the meter 1 and the adder 3 (the number of tires is twice reduced compared to the known device). In this device, each input pulse is processed in two cycles, while in the known device - in three cycles, i.e., the speed has increased by 1.5 times.

..

Claims (4)

1.Воронов А. А. и др. Цифровые аналоги дл  систем автоматического управлени , М., изд. АН СССР, 1960, с. 100.1.Voronov, A.A., et al. Digital analogues for automatic control systems, Moscow, ed. Academy of Sciences of the USSR, 1960, p. 100. 2.Автоматизаци  производства и промышлепна  электроника. Л1., изд. «Советска  энциклопеди , 1962, т. I, с. 476.2. Automation of production and industrial electronics. L1., Ed. “Sovetsk Encyclopedia, 1962, Vol. I, p. 476. 3.Авторское свидетельство СССР Afb 525085, кл. Q06F7/38, 11.07.74.3. USSR author's certificate Afb 525085, cl. Q06F7 / 38, 11.07.74. 4.Авторское свидетельство СССР №491129, кл. G 06F 7/38, 01.02.74.4. USSR author's certificate No. 491129, cl. G 06F 7/38, 01.02.74.
SU7502107195A 1975-02-20 1975-02-20 Device for raising to the third power SU582512A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7502107195A SU582512A1 (en) 1975-02-20 1975-02-20 Device for raising to the third power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7502107195A SU582512A1 (en) 1975-02-20 1975-02-20 Device for raising to the third power

Publications (1)

Publication Number Publication Date
SU582512A1 true SU582512A1 (en) 1977-11-30

Family

ID=20610748

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7502107195A SU582512A1 (en) 1975-02-20 1975-02-20 Device for raising to the third power

Country Status (1)

Country Link
SU (1) SU582512A1 (en)

Similar Documents

Publication Publication Date Title
JPH0438009B2 (en)
SU582512A1 (en) Device for raising to the third power
GB1171266A (en) Arithmetic and Logic Circuits, e.g. for use in Computing
GB1088354A (en) Improvements in or relating to electronic adders
SU392494A1 (en) I ALL-UNION | j; rn -: - fVi | O.TF) inHMFnMMAvtorsRaditelKievsk expedition of the Ukrainian scientific research geological instituteSHSJiHOTEKA
SU491129A1 (en) Device for raising binary numbers to the third degree
GB1151725A (en) Register controlling sytem.
SU375644A1 (en) damper UNION iT? BTHO-'u: K; iii-i ^: iiM
SU571822A1 (en) Device for determining code change
SU453692A1 (en)
JPS5518706A (en) Parallel adder circuit
SU590729A1 (en) Arrangement for raising to the second and third power
GB1069930A (en) Improvements in or relating to data transmission systems
SU538359A1 (en) Device for raising a binary number to the fourth power
SU881731A1 (en) Binary coded decimal code coder
SU418857A1 (en)
SU1488787A1 (en) Four-input one-bit adder
SU918952A1 (en) Device for walsh function conversion
SU780217A1 (en) Device for dynamic monitoring of reception of single-polar code pulses in system with active zero
SU746505A2 (en) Device for raising binary numbers to the third power
SU1206771A2 (en) Device for adding in redundant octal notation
SU577664A1 (en) Amplitude-modulated pulse signal generator
SU750739A1 (en) Shift register
SU625205A1 (en) Arrangement for shaping through transfer in parallel adder
SU997034A1 (en) Device for computing square root from the sum of squares of two numbers