SU375644A1

SU375644A1 - damper UNION iT? BTHO-'u: K; iii-i ^: iiM

Info

Publication number: SU375644A1
Application number: SU1498372A
Authority: SU
Inventors: Б. В. Саинчина В. Г. Масол Институт автоматики В. М. Никитенко
Priority date: 1970-12-07
Filing date: 1970-12-07
Publication date: 1973-03-23

Description

1one

Изобретение относитс к области автоматики И вычислительной техники и может быть использовано при реализации технических средств автоматики и вычислительной техники .The invention relates to the field of automation and computing and can be used in the implementation of technical means of automation and computing.

Известны сумматоры, содержащие схему Сложени , один из входов которой св зан с выходом блока преобразовани кодов, другой из «е входов - с входной шиной устройства, а входы управлени схемы сложени и блока Преоб1разова;ни кодов соединены с выходом блока управлени , и два динамических регистра .Adders are known that contain an Addition circuit, one of the inputs of which is connected to the output of the code conversion unit, another of the inputs to the input bus of the device, and the control inputs of the addition circuit and the Conversion unit; neither the codes are connected to the output of the control unit, and two dynamic register.

Предложенное устройство отличаетс тем, что iB нем исп10льзован один динамический регистр, вход которого св зан с выходом схемы сложени , а выход - с входом блока преобразовани кодов, причем выход блока преобразовани кодов через линию задержки соединен с Т1ретьим входом схемы сложени . The proposed device is characterized in that its iB uses one dynamic register, the input of which is connected to the output of the addition circuit and the output to the input of the code conversion unit, and the output of the code conversion unit is connected to the third input of the addition circuit via a delay line.

Это позвол ет упростить устройство.This simplifies the device.

Блок-схема сумматора показана на чертеже .The block diagram of the adder is shown in the drawing.

Динамический регистр 1 своим выходом подключен к вх1оду блока 2 прео бразовани кодов, выход которого соединен с одним входом схемы 3 сложени , а через линию 4 задержки - с другим ее входом. Выход схемы сложени св зан с входом динамического регистра 1, управл ющие входы схемы сложени и блока преобразовани кодов - с выходом блока 5 управл-ени .The dynamic register 1 is connected by its output to the input of the block 2 of conversion of codes, the output of which is connected to one input of the adding circuit 3, and through line 4 of the delay to its other input. The output of the addition circuit is connected with the input of the dynamic register 1, the control inputs of the addition circuit and the code conversion unit are connected with the output of the control unit 5.

Устройство работает следующим образом.The device works as follows.

Слагаемые занос тс в динамический регистр / через схему 3 сложени по ее третьему входу так, что разр ды одного слагаемого размещаютс между разр дами другого и хран тс там, циркулиру через блок преобразовани (КОДОВ и схему сложени . По сигналу блока управлени слагаемые с динамического регистра через блок преобразовани кодов, где, в случае их отрицательных значений, они преобразуютс в дополнительный код, подаютс на входы схемы сложени , одно - непосредственно, а друго-е - через линию задержки. Таким образом, на вход схемы сложени одноименные разр ды обоихслагаемых поступают одновременно. С выхода схемы сложени сумма либо сразу подаетс на выход, либо заноситс в динамический регистр.The terms are put into the dynamic register / through the 3-fold scheme at its third input so that the bits of one term are placed between the bits of the other and stored there, to the circular through the conversion unit (CODES and the addition scheme. By the signal of the control unit, the items from the dynamic register through a code conversion unit, where, in the case of their negative values, they are converted into an additional code, fed to the inputs of the addition circuit, one directly, and the other through the delay line. Thus, to the input of the addition circuit The same-named bits of the two terms come at the same time.

Предмет изобретени Subject invention

Сумматор, содержащий схему сложени , один из входов которой св зан с выходом блока преобразовани кодов, а другой - с входной щиной устройства, причем входы управлени схемы сложени и блока преобразовани кодов соединены с выходом блока управлени , и динамический регистр, отличающийс тем, что, с целью упрощени устройства , в нем третий вход схемы -сложени св зан с выходом блока преобразовани черезAn adder containing an addition circuit, one of the inputs of which is connected to the output of the code conversion unit, and the other with an input width of the device, the control inputs of the addition circuit and the code conversion unit being connected to the output of the control unit, and a dynamic register, characterized in that in order to simplify the device, in it the third input of the -complex circuit is connected to the output of the conversion unit via

линию задержки, а выход-с вх-одом динамического регистра, БЫХОД которого св зан с входом блока иреобразовани кодов.the delay line, and the output is with the input register of the dynamic register, the WAYOUT of which is connected to the input of the code conversion unit.

8ыход8th out