SU1176454A1

SU1176454A1 - Coding device

Info

Publication number: SU1176454A1
Application number: SU833670513A
Authority: SU
Inventors: Владимир Иванович Васильев; Сергей Жанович Кишенский
Original assignee: Московский Институт Инженеров Гражданской Авиации
Priority date: 1983-12-09
Filing date: 1983-12-09
Publication date: 1985-08-30

Abstract

КОДИРУЮЩЕЕ УСТРОЙСТВО, содержащее соединенные последовательно генератор тактовых импульсов, ключ, делитель частоты, счетчик по модулю т и первый одновибратор, соединенные последовательно первый элемент ИЛИ, второй одновибратор, элемент НЕ, дифференцирующую цепь, выход которой соединен с S-входом управл ющего триггера,R -вход которого подключен к выходу первого одновибратора, а выход - к управл ющему входу ключа, дифференциальный усилитель, выход которого вл етс выходом устройства, регистр сдвига, состо щий из 2 разр дов , и шифратор, состо щий из 2 ключей, отличающеес тем, что, с целью повьшени надежности , в него введены второй, третий, четвертьй и п тый элементы ИЛИ и первый и второй элементы И, первые выводы всех ключей шифратора объединены и подключены к шине питани , второй вывод каждого ключа шифратора соединен с соответствующим входом первого элемента ИЛИ и с установочным входом соответствующего разр да регистра сдвига, входы синхронизации и установки в О которого поразр дно объединены и подключены к вькоДам соответственно делител частоты и первого одновибратора, выходы разр S дов регистра сдвига соединены с соответствующими входами второго и третьего элементов ИЛИ, выходы которых подключены к первым входам соответственно первого и второго элементов И, вторые входы которых соединены с выходом элемента НЕ, выходы первого и второго элементов И подключены к первым входам соответствен но четвертого и п того элементов 9д ИЛИ, вторые входы которых соединены й с выходами соответственно второго и первого одновибраторов, выходы четвертого и п того элементов ИЛИ подключены ко входам дифференциального усилител .ENCODING DEVICE, containing a series-connected clock pulse generator, a key, a frequency divider, a modulo-t counter and a first one-shot, a first element OR-connected in series, a second one-shot, a NO element, a differentiating circuit, the output of which is connected to the S input of a control trigger, R - whose input is connected to the output of the first one-shot, and the output to the control input of the key, a differential amplifier whose output is the output of the device, a shift register consisting of 2 bits, and a cipher A torus consisting of 2 keys, characterized in that, in order to increase reliability, the second, third, fourth and fifth OR elements and the first and second AND elements are entered into it, the first outputs of all encoder keys are combined and connected to the power bus, The second output of each key of the encoder is connected to the corresponding input of the first OR element and to the installation input of the corresponding bit of the shift register, the synchronization and installation inputs in O which are bitwise combined and connected to each other and the first frequency divider. one-shot, the outputs of the bits S of the shift register are connected to the corresponding inputs of the second and third elements OR, the outputs of which are connected to the first inputs of the first and second elements AND, the second inputs of which are connected to the output of the element NOT, the outputs of the first and second elements AND are connected to the first inputs of the fourth and fifth elements 9d OR, respectively, the second inputs of which are connected to the outputs of the second and first one-vibrators, respectively; the outputs of the fourth and fifth elements OR are connected to odes of the differential amplifier.

Description

1 Изобретение относитс к вычислительной технике и может быть исполь зовано при разработке устройств вво да информации. Целью изобретени вл етс повышение надежности. На фиг. 1 приведена функциональна схема кодирующего устройства дл случа трехразр дного входного кода; на фиг. 2 - временные диаграм мы работы его основных узлов. Кодирующее устройство дл т-разр дного входного кода при содер жит регистр 1 сдвига, состо щий в данном случае из 2 8 разр дов 2-9 с нулевого по седьмой, шифратор 10, состо щий из ключей 11, шину 12 питани , первый, второй, третий , четвертый и п тый элементы 13-17 ИЛИ, первый и второй элементы 18 и 19 И, генератор 20 тактовых импульсов, ключ 21, делитель 22 час тоты, счетчик 23 по модулю m (в данном случае 3), первый одновибратор 24, дифференцирующую цепь 25, управл ющий триггер 26, второй одновибратор 27, элемент 28 НЕ и дифференциальный усилитель 29. Нумераци разр дов регистра 1 сдвига и соответствующих им ключей 11 шифратора 10 осуществл етс в общем виде дл т-разр дного входног кода следующим образом: разр д регистра 1 сдвига имеет номер, соответствующий дес тичному эквиваленту некоторой двоичной кодовой комбинации кодового кольца - разр дного цепного кода, следукиций разр д имеет номер, соответствующий эквивалентному в дес тичной форме двоичной кодовой комбинации, полученной из предыдущей сдвигом на один разр по кодовому кольцу в сторону младших разр дов и т.д. Например, дл п тиразр дного входного кода нумераци разр дов регистра 1 сдвига осуществл етс с помощью п тиразр дного цепного кода, кодовое кольцо которого может иметь следующий вид (справа указаны дес тичные эквиваленты кодовых комбинаций цепного кода): 0000 0001 00011 00111 01111 111131 1111030 1ll01 29 1101127 1011123 0111014 1110028 11001 . 25 1001119 001106 .. 01100 12 11000 24 10001 17 00010 2 00100 4 01001 9 10010 18 00101 5 01011 11 10110 22 01101 13 11010 26 10101 21 01010 10 10100 20 01000 18 10000 16 образом, номера последовасоединенных разр дов региствига будут в этом случае сле: 0-1-3-7-15-31-30-29-27-2325-19-6-12-24-17-2-4-9-18-513-26-21-10-20-8-16-0 . длине кодового слова w 3 коольцо имеет вид: 0 001 011 111 110 101 010 100 довательно соединены разр ды ующими номерами: 1-3-7-6-5-2-4-0. случай соответствует соедиазр дов регистра 1 сдвига . Выходы всех разр дов с номеньше , чем (дл ги 5 ого по п тнадцатый дл m 3 ого по третий), подключены к второго элемента 14 ИЛИ, вытальных разр дов (с номерами до ) - к входам третьего элемента 15 ИЛИ. Цепочка из второго элемента 14 ИЛИ, первого элемен та 18 И и четвертого элемента 16 ИЛИ формируют нулевой выход устройства, а цепочка из третьего элемента 15 ИЛИ, второго элемента 19 И и п того элемента 17 ИЛИ - единичный выход устройства.1 The invention relates to computing and can be used in the development of information input devices. The aim of the invention is to increase reliability. FIG. 1 shows a functional diagram of a coding device for the case of a three-bit input code; in fig. 2 - time diagrams of the work of its main units. The encoder for the t-bit input code contains the shift register 1, consisting in this case from 2 8 bits 2-9 from zero to seventh, the encoder 10, consisting of keys 11, power bus 12, first, second , third, fourth and fifth elements 13-17 OR, first and second elements 18 and 19 AND, 20 clock pulse generator, key 21, divider 22 clock, counter 23 modulo m (in this case 3), first single vibrator 24 , differentiating circuit 25, control trigger 26, second one-shot 27, element 28 NOT, and differential amplifier 29. Split numbering The displacement register 1 and the corresponding keys 11 of the encoder 10 are implemented in general form for the t-bit input code as follows: the shift register register 1 has a number corresponding to the decimal equivalent of a binary code combination of a code ring - a bit chain code; the successive bits have a number corresponding to the equivalent in decimal form of the binary code combination obtained from the previous shift by one bit along the code ring towards the lower bits, etc. For example, for the five-bit input code, the numbering of the bits of the shift register 1 is carried out using a five-bit chain code, the code ring of which can have the following form (the decimal equivalents of the code code of the code code are indicated on the right): 0000 0001 00011 00111 01111 111131 1111030 1ll01 29 1101127 1011123 0111014 1110028 11001. 25 1001119 001106 .. 01100 12 11000 24 10001 17 00010 2 00100 4 01001 9 10010 18 00101 5 01011 11 10110 22 01101 13 11010 26 10101 21 01010 10 10100 20 01000 18 10000 16 in this case, the numbers of consecutive regions of registries will be in this case after 0-1-3-7-15-31-30-29-27-2325-19-6-12-24-17-2-2-9-18-513-26-21-10-10- 8-16-0. the length of the code word w 3 of the ring has the form: 0 001 011 111 110 101 010 100 are reliably connected by bits: 1-3-7-6-5-2-4-0. the case corresponds to the junction of the shift register 1. The outputs of all bits with the number less than (for 5th and 15th for m 3 to 3) are connected to the second element 14 OR, exhaust bits (with numbers up to) to the inputs of the third element 15 OR. The chain from the second element 14 OR, the first element 18 AND and the fourth element 16 OR form the zero output of the device, and the chain from the third element 15 OR, the second element 19 AND AND the fifth element 17 OR - the unit output of the device.

Таким образом, выходы разр дов регистра 1 сдвига соед 1нены с входа ми второго и третьего элементов .14 и 15 ИЛИ в соответствии с чередо .ванием двоичных цифр в одном и том же разр де цепного)-разр дного .. Thus, the outputs of the bits of the shift register 1 are connected to the inputs of the second and third elements .14 and 15 OR in accordance with the sequence of binary digits in the same bit of the circuit) -discharge ..

Кодирующее устройство работает следующим образом.The encoder operates as follows.

В исходном состо нии все размеры регистра 1 сдвига наход тс в нулевом состо нии (отсутствует сигнал на пр мых выходах). В нулевом состо нии находитс такж управл ющий триггер 26. Генератор 20 тактовых импульсов вырабатывает пр моугольные импульсы, которые поступают на ключ 21, на его выходе сигнал отсутствует . Счетчик 23 по модулю m находитс в исходном состо нии, одновибраторы 24 и 27 тоже. С элемента 28 НЕ на элементы 18 и 19 И поступает разрешающий потенциал, но. так как с выходов элементов 14 и 15 ИЛИ сигналы отсутствуют, на входах усилител 29 также нет сигналов и с выхода снимаетс нулевой сигнал Пауза.In the initial state, all the dimensions of the shift register 1 are in the zero state (there is no signal at the direct outputs). The control trigger 26 is also in the zero state. A clock pulse generator 20 generates square pulses that arrive at the key 21, and there is no signal at its output. The counter 23 modulo m is in the initial state, the one-shot 24 and 27 too. Element 28 is NOT on elements 18 and 19 And the resolving potential comes in, but. Since there are no signals from the outputs of elements 14 and 15 OR signals, the inputs of amplifier 29 also have no signals and a zero signal is taken from the output. Pause.

При нажатии одного из ключей 11 (например ключа, соединенного с S-входом п того разр да 7 регистра 1 сдвига), разр д 7 переходит в единичное состо ние (на пр мом выходе - высокий потенциал). Этим же ключем 11 производитс подача сигнала на элемент 13 ИЛИ, сигналом с его выхода запускаетс второй одновибратор 27, который формирует стартовый импульс. Этот импульс через элемент 16 ИЛИ поступает на один из входов (например, инверсный) дифференциального усилител 29 и далее проходит в линию св зи. На врем формировани стартового импульса выходы всех.разр дов регистра 1 посредством подачи запрещающего сигнала с элемента 28 НЕ на элементы 18 и 19 отключаютс от входов усилител 29.When one of the keys 11 is pressed (for example, a key connected to the S input of the 5th bit 7 of the shift register 1), the bit 7 goes into one state (the direct output is high potential). The same key 11 produces a signal to the element 13 OR, the signal from its output starts the second one-shot 27, which forms the starting pulse. This pulse through the element 16 OR is fed to one of the inputs (for example, inverse) of the differential amplifier 29 and then passes to the communication line. At the time of formation of the starting pulse, the outputs of all register bits 1 are disconnected from the inputs of the amplifier 29 by applying a inhibitory signal from element 28 to elements 18 and 19.

После окончани стартового импульса сигналом с элемента 18 НЕ (в это врем происходит отрицательньй перепад сигнала с одновибратора 27) через дифференцирующую цепь 25 триггер 26 устанавливаетс в единичное состо ние и выдает разрешающий сигнал на ключ 21. Тактовые импульсы с генератора 20 поступают на делитель 22 частоты, коэффициент делени которого определ етс соотношением N fr/B, где f р - частота генератора 20, В - скорость передачи информации в линию св зи, и далее на счетчик 23 по модулю m. Модуль счета счетчика выбираетс равным длине кодовой комбинации (в данном случае т 3). В интервале времени от запуска делител 22 частоты до прихода с его выхода первого импульса на выход линии св зи через элементы 15, 19, 17 и усилитель 29 поступает сигнал с выхода разр да 7 (п тый разр д). Этот сигнал, как видно из функциональной схемы, подаетс на другой вход усилител 29, т.е. в линию св зи поступает сигнал, инверсный по отношению к стартовому импульсу. Такие же сигналы будут поступать в дальнейшем в случае установки в единичное состо ние разр дов 6, 8, и 9 Сигналы с остальных разр дов (а также с однозибратора 27) поступают на инверсный вход усилител 29, пол рность соответствует пол рности стартового импульса. Пол рность стопового импульса противоположна пол рнос стартового.After the end of the starting pulse, the signal from the NOT element 18 (at this time a negative signal differential from the one-shot 27 occurs) through the differentiating circuit 25, the trigger 26 is set to one and produces a enable signal to the key 21. The clock pulses from the generator 20 enter the frequency divider 22 whose division ratio is determined by the ratio N fr / B, where f p is the frequency of the generator 20, B is the speed of information transfer to the communication line, and then to counter 23 modulo m. The counting module of the counter is chosen equal to the length of the code combination (in this case, m 3). In the time interval from the start of the frequency divider 22 to the arrival of the first pulse from the output of the communication line through the elements 15, 19, 17 and the amplifier 29, the signal from the output of bit 7 (the fifth bit) is received. This signal, as can be seen from the functional diagram, is fed to another input of the amplifier 29, i.e. a signal is received in the communication line that is inverse with respect to the starting pulse. The same signals will be received later if bits 6, 8, and 9 are set to one state. The signals from the remaining bits (as well as from the single-oscillator 27) are fed to the inverse input of amplifier 29, the polarity corresponds to the polarity of the starting pulse. The polarity of the stop pulse is opposite to the start pole.

После поступлени первого импульса с делител 22 сигналом с разр да 7 устанавливаетс в единичное состо ние разр д 4 и до следующего прихода импульса с делител 22 частоты сигнал с этого разр да поступает в линию св зи через элементы 14, 18, 16 и усилитель 29 (инверсный вход). Второй импульс с делител перезаписывает 1 в разр д 6 и сигнал с него так же, как и с разр да 7, через те же элементы и через тот же пр мой вход усилител 29 поступает в линию св зи.After the arrival of the first pulse from splitter 22, the signal from bit 7 is set to one state of bit 4 and until the next arrival of the pulse from frequency splitter 22, the signal from this bit enters the communication line through elements 14, 18, 16 and amplifier 29 ( inverse input). The second pulse from the divider overwrites 1 into bit 6 and the signal from it, as well as from bit 7, through the same elements and through the same direct input of amplifier 29 enters the communication line.

Приход третьего импульса с делител 22 вызывает срабатывание счетчика 23 по модулю три, запускающего первый одновибратор 24, вл ющийс формирователем стопового импульса.The arrival of the third pulse from the splitter 22 triggers the counter 23 modulo three, which triggers the first one-shot 24, which is the stop pulse shaper.

51176454 651176454 6

Сигналом с одновибратора 24 управ- нации в линию св зи до окончани л ющий триггер 26 принудительно в стоповогосигнала. , течение стопового сигнала поддержи- После окончани стопового сигналаThe signal from the one-shot control 24 to the communication line before the end of the triggering trigger 26 is forced into the stop signal. The stop signal flow is maintained after the stop signal

ваетс в нулевом состо нии, не допус-5 схема возвращаетс в исходное состо ние ка передачи следующей кодовой комби- и готова к передаче следующего символа.It is in the zero state, the scheme is not allowed to return to the initial state and the next code combo is transmitted and ready to transmit the next character.

Claims

A CODING DEVICE containing a serial clock generator, a key, a frequency divider, a counter modulo GP and a first one-shot, connected in series with the first OR element, a second one-shot, NOT element, a differentiating circuit, the output of which is connected to the S-input of the control trigger, I - the input of which is connected to the output of the first one-shot, and the output to the control input of the key, a differential amplifier, the output of which is the output of the device, a shift register, consisting of 2 ^{tons of} bits, and an encoder, consisting of ^2,171 keys, characterized in that, in order to increase reliability, the second, third, fourth and fifth elements OR and the first and second elements AND are introduced into it, the first outputs of all encryption keys are combined and connected to the power bus, the second output of each the encoder key is connected to the corresponding input of the first OR element and to the installation input of the corresponding category of the shift register, the synchronization and setting 0 inputs of which are bitwise combined and connected to the outputs of the frequency divider and the first the rotor, the outputs of the bits of the shift register are connected to the corresponding inputs of the second and third elements OR, the outputs of which are connected to the first inputs of the first and second elements And, the second inputs of which are connected to the output of the element NOT, the outputs of the first and second elements AND are connected to the first inputs of the fourth and the fifth OR element, the second inputs of which are connected to the outputs of the second and first single vibrators, respectively, the outputs of the fourth and fifth OR elements are connected to the inputs of the differential amplifier.

>