Claims (3)
счетчики, блоки управлени и первый кодоуправл емый делитель частоты, переключешсый сигнальным входом к выходу второго кодоуправл емого делител частоты, кодовым входом - к выходу первого счетчика, входом управлени установкой кода - к выходу первого блока управлени , а частотным выходомк выходу устройства и к первому входу первого блока управлени соединенного вторым входом с первым частотным входом устройства , а выходом - с входом обнулени первого счетчика, счетный вход которого подключен к первому выходу генератора тактовых импульсов и к счетному входу второго счетчика, соединенного входом обнулени с ; выходом второго блока управлени , а выходом - с кодовым входом второго кодоуправл емого делител частоты, подключенного сигнальным входом к второму выходу генератора тактовых импульсов, а входам управлени установкой кода к выходу второго блока управлени , соединенного входом с вторым частотным входом устройства 3. 3 Устройство позвол ет выполнить множительные операции над сигналами, представленными в частотно-импульсной форме и не позвол ет выполн ть множительно-делительные операции над сигналами, представленными как в -частотно-импульсной , так и в кодовой . форме. Цель изобретени - расширение ф)/нкциональных возможностей устройства путем выполнени множительных и делительных операций над сигналами, представленными как в частотно-импульсной, так и в кодовой формах С этой целью в частотно-импульсное вычислительное устройство, содержащее генератор тактовых импульсов, счетчик и первый кодоуправ л емый делитель частоты, подключенный сигнальным входом к выходу второго кедоуправл емого делител частоты, дополнительно введены переключатели и третий кодоуправл емьш делитель частоты, соедшгенный сигналЬ ным входом с сигнальным входом второго кодоуправл емого делител частоты и с выходом первого переключател , кодовым входом - с кодовь1М- выходом первого кодоуправл емого детп-ггел частоты, входом управлени установкой кода - с входом обнулени первого кодоуправл емого делител частоты и с первым частотным входом устройства , а выходом - с первым входом второго переключател , выход которого вл етс выходом устройства, а второй вход подключен к частотному выходу первого кодоуправл емого делтел частоты, соединенного кодовым входом с первым кодовым входом устройства , а входом управлени установкой кода - с первым управл ющим входом устройства , причем первый переключатель подключен первым входом к второму частотному входу устройства, а вторым - к пер вому выходу генератора тактовых импульсов, соедшгенного вторым выходом с входом обнулени счетчика и с первым входом третьег переключател , второй вход которого подклю чен к второму управл ющему входу устройст ва, а выход - к входу управлени установкой кода второго кодоуправл емого делител частоты, соединенного кодовым входом с выходом четвертого переключател , подключенного первым входом к второму кодовому входу устройства, а вторым входом - к выходу счетчика, соединенного счетным входом с третьим частотным входом устройства. Кроме того, первый кодоуправл емый делитель частоты содержит счетчики, узел сравнени кодов и элемент И, первый вход кото рого вл етс входом обнулени кодоуправл емого делител , второй вход подключен к выходу узла сравнеьга кодов, а выход-к входу обнулени первого счетчика, счетдаш вход которого вл етс сигнальным входом кодоуправл емого делител , выход переполнени частотным выходом кодоуправл емого делител , а кодовый выход, вл ющийс кодовым выходом кодоуправл емого делител , соединен с первым входом узла сравнени кодов, подключенного вторым входом к кодовому выходу второго счетчика, установочный вход и вход управлени установкой кода которого вл ютс соответственно кодовым входом и входом управлени установкой кода кодоуправл емого делител . Кроме того, второй и третий кодоуправл емые делители частоты содержат по два и по узлу сравнени кодов, подключенному выхоДОМ к входу обнулени первого счетчика а входами - к кодовым выходам обоих счетчиков , причем счетный вход и выход переполнени первого счетчика вл ютс соответственно сигнальным входом и выходом кодоуправл емого делител , а установочный вход и вход управлени установкой кода второго счетчика - кодовым входом и входом управлени установкой кода кодоуправл емого делител . На чертеже изображена блок-схема частотноимпульсного вычислительного устройства. Устройство содержит генератор 1 тактовых импульсов, счетчик 2 и первый кодоуправл емый делитель 3 частоты, подключенный сигнальным входом к выходу второго кодоуправл емого делител 4 частоты. Третий кодоуправл емый делитель 5 частоты соединен сигнальным входом с сигнальным входом второго кодоуправл емого делител 4 и с выходом первого переключател 6, кодовым входом - с кодовым выходом первого кодоуправл емого делител 3, входом управлени установкой кода - с входом обнулени первого кодоуправл емого делител 3 и с первым частотным входом 7 устройства, а выходом с первым входом второго переключател 8, выход которого вл етс выходом устройства, а второй вход подключен к частотному выходу первого кодоуправл емого делител 3. Последний соединен кодовым входом с первым кодовым входом 9 устройства, а входом управлени установкой кода - с первым управл ющим входом 10 устройства. Переключатель 6 подключен первым входом к второму частотному входу 11 устройства, а вторым входом - к первому выходу генератора 1. Второй выход генератора 1 соединен с входом обнуле1ш счетчика 2 и с первым входом третьего переключател 12. Второй вход переключател 12 подключен к второму управл ющему входу 13 устройства , а выход - к входу управлени установкой кода второго кодоуправл емого делител 4, Делитель 4 соединен кодовым входом с выходом четвертого переключател 14, под5 ключенного первым входом к второму кодовому входу 15 устройства, а вторым входом к выходу счетчика 2, соединенного счетным входом с третьим частотным входом 16 устройства . Первый кодоуправл емый делитель 3 содер жит счетчики 17 и 18, узел 19 сравнени ко дов и элемент И 20, первый вход которого вл етс входом обн лени делител 3, второй вход подключен к выходу узла 19, а выход - к входу обнулени первого счетчика 17. Счетный вход счетчика 17 вл етс сигнальным входом делител 3, выход переключени счетчика 17 - частотным выходом делител 3, а кодовый выход счетчика 17 вл етс кодовым выходом делител 3 и соедш1ен с первым входом узла 19. Второй вход узла 19 подключен к кодовому выходу второго счетчика 18, установочный вход и вход управлени установкой кода которого вл ютс соответственно кодовым входом и входом управлени установкой кода делител 3. Второй и третий кодоунравл емые делители 4 и 5 содержат по два счетчика 21 и 22 и по узлу 23 сравнени кодов, подключенному выходом к входу обнулени первого счетчика 21, а входом к кодовым выходам счетчиков, 21 и 22. Счетный вход и выход переключени счетЧ1жа 21 вл ютс соответственно сигнальным входом и выходом кодоуправ емого делител , а установочный вход и вход управлени установкой кода второго счетчика 22 - кодо вым входом и входом управлени установкой кода кодоуправл емрго делител . Устройство работает следуюидим образом. Прн перемножении двух частотно импульсных сигналов Р и Pij переключатели 6, 8, 12 и 14 устанавливаютс в такое положение , при котором к выходам переключателей 8 и 12 подключаютс их первые входы , а к выходам переключателей 6 и 14их вторые входы. Все разр ды счетчика 18 делител 3 устанавливаютс в единичное состо ние (при зтом делитель 3 работает в счетном режиме). Частота FQ второго сомно жител с входа 16 устройства поступает на счетный вход счетчика 2, осуществл ющего и мерение этой частоты в интервалах между двум соседними импульсами со второго вы хода генератора 1. По приходу каждого имнульса со второго выхода генератора 1 на вход обнулени счетчика 2 и вход управлени установкой кода делител 4, накопленное зна чение кода в счетчике 2 (пропорциональное FI ) переписываетс в счетчик 22 делител 4, а счетчик 2 обнул етс . В делителе 4 про исходит деление импульсов частоты о с 4 первого выхода генератора 1 на код счетчика 22. Выходна частота Р делител 4 поступает на сигнальный вход делител 3, работающего в режиме измерени этой частоты в интервалах времени между каждыми двум сосешшми импульсами частоты F-j первого сомножител , поступающего с входа 7 устройства на вход 1 обнулени делител 3. В момент времени обнулени счетчика 17 импульсом No; счетчика 17, равный частоты Р код VP.P, переписываетс из счетчика 17 делител 3 в счетчик 22 делител 5. Делитель 5 осуществл ет деление частоты Р , поступающей на его сипшльный вход, на код К . В результате частоты с выхода делител 5, котора через переключатель 8 поступает на выход устройства, равна , При перемножении частотно-импульсного сигнала F. на код N (j переключатели ,6 и 8 остаютс в прежнем положении. Переключатели 12 и 14 устанавливаютс в такое положение, при котором к выходу переключател 12 подключен его второй вход, а к выходу переключател 14 - его первый вход. Все разр ды счетчика 18 делител 3 установлены в едшппное состо 1ше. Код Nn второго сомножител с входа 15 устройства по сигналу на управл ющем входе 13 устройства записываетс в счетчик 22 делител 4, который осуществл ет деление частоты PQ на код Цц и далее работа устройства протекает аналогично с той лишь разницей, что выходна частота Fj равна при перемножении двух кодовых сигналов N и N(2 переключатели б, 8, 12 и 14 остаютс в таком же положении, как и в случае перемножени частотно-импульсного сигнала на кодовый сигнал. Значение кода N первого сомножител с входа 10 устройства по управл ющему сигналу с входа 9 устройства записываетс в счетчик 18 делител 3, а значение кода N о второго сомножител с входа 15 по . управл ющему сигналу с входа 13 записьтаетс в счетчик 22 делител 4. С первого выхода генератора 1 на сигнальный вход делител 4 поступает определенное число импульсов NO , соответственно с этим с выхода делител 4 на сигнальный вход де-. лител 3 поступает число N4. импульсов, равное .J N . , 8 Это число делитс в делителе 3 на код N По окончанию кода Njj с входа 7 устройства на вход управлени установкой кода делител 5 и вход обнулени делител 3 подаетс импульс, который переписывает код счетчик 22 делител 5 и обнул ет счетчик 17 делител 3. Затем на сигнальный вход делител 5 с первого выхода генератора 1 подаетс втора пачка импульсов NO Соответственно на вьисоде делител 5 формируетс пачка импульсов, равна NfM/i Nij, В случае делени частотно-импульсного сигнала р на произведение двух сомножителей вида Рг)-Р3) илиР/2. Ко, или Цг.Мт, переключател 6 и 8 устанавливаютс в такое состо ние , при котором первый вход переключател 6 соединен с его выходом, а второй вход переключате.1ш 8 - с выходом переключател 8. Далее на вход И подаетс частота F-i делимого , а остальньте действи выполн ютс аналогично одному из вариантов в зависимости от- формы представлени сомножителей делител . Таким образом, предлагаемое устройство по сравнению с известным обладает более широкими функциональными - возможност ми, так как позвол ет выполн ть множительные и делительные операции над сигналами, представ ленными как в частотно-импульсной, так и в кодовой формах. .Формула изобретени 1. Частотно-импульсное вычислительное устройство , содержащее генератор тактовых импульсов , счетшк и первый кодоуправл емый делитель частоты, подключешшш сигнальным входом к выходу второго кодоуправл емого делител частоты, отличашпдеес тем, что, с целью расширени функциональных возможностей устройства путем выполнени множительных и делительш гх операций над сигналами, представленными как в частотноимпульсной , так и в кодовой формах, в него дополнительно введены переключатели и третий кодоуправл емый делитель частоты, соединенный сигнальным входом с сигнальным входом второго кодоуправл емого делител частоты и с выходом первого переключател , кодовым входом - с кодовым выходом первого кодоуправл емого делител частоты, вхо дом управлени установкой кода - с входом обнулени первого кодоуправл емого дешттел частоты и с первым частотным входом устройства, а выходом - с первым входом второго переключател , выход которого вл етс выходом устройства, а второй вход подключен к частотному выходу первого кодоуправл емого делител частоты, соединенного кодовым входом с первым кодовым входом устройства, а входом управлени установ кой кода - с первым управл ющим входом устройства, причем первый переключатель подключен первым входом к второму частотному входу устройства, а вторым входом - к первому выходу генератора тактовых импульсов, соединенного вторым выходом с входом обнулени счетчика и с первым входом третьего переключател , второй вход которого подключен к второму управл ющему входу устройства , а выход - к входу управлени установкой кода второго управл емого делител частоты, соединенного кодовым- входом с выходом четвертого переключател , подключенного первым входом к второму кодовому входу устройства, а вторым входом - к выходу счетчика, соединенного счетным входом с третьим частотным входом устройства. 2.Устройство по п. 1, о т л и ч а ю ще е с тем, что первый кодоуправл емый делитель частоты содержит счетчики, узел сравнени кодов и элемент И, первый вход которого вл етс входом обнулени кодоуправл емого делител , второй вход подключен к выходу узла сравнени кодов, а выход к входу обнулени первого счетчика, счетный вход которого вл етс сигналыпам входом кодоуправл емого делител , выход переполнени - частотным выходом кодоуправл емого делител , а кодовый выход, вл ющийс кодовым вь13содом кодоуправл емого делител , соединен с первым входом узла сравнени кодов, подключенного вторьпй входом к кодовому выходу второго сигнала, установочный вход и вход управлени установкой кода которого вл ютс соответственно кодовым входом и входом управлени установкой кода кодо-управл емого делител . 3.Устройство по п. 1, о т л и ч а ю щ е е с тем, что второй и третий коддуправл емые делители частоты содержат по два счетчика и по узлу сравнени кодов, подключенному выходом к входу обнулени первого счетчика, а входами - к кодовым выходам обоих счетчиков, причем счетный вход и выход переполнени первого счетчика вл ютс соответственно сигнальным входом и выходом кодоуправл емого делител , а устаиовочньй вход и вход управлени установкой кода второго счетчика - кодовым входом и входом управлени установкой кода кодо-управл емого делител . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР N1 423126, кл. G 06 F 7/52, 1971. counters, control units and the first code-controlled frequency divider, switched by a signal input to the output of the second code-controlled frequency divider, by a code input - to the output of the first counter, by the installation control input of the code - to the output of the first control unit, and by the frequency output of the device and to the first input the first control unit connected by the second input to the first frequency input of the device, and the output to the zero input of the first counter, the counting input of which is connected to the first output of the clock and and countable pulses to the input of the second counter coupled to the reset input; the output of the second control unit, and the output with the code input of the second code-controlled frequency divider connected by a signal input to the second output of the clock, and the control inputs of the code setting to the output of the second control unit connected with the second frequency input of device 3. 3 It does not perform multiplying operations on signals presented in the frequency-pulse form and does not allow to perform multiplying-dividing operations on signals presented as in-frequency mpulsnoy, and in the code. form. The purpose of the invention is the expansion of the functional capabilities of the device by performing multiplying and dividing operations on signals presented in both frequency-pulse and code forms. To this end, a frequency-pulse computing device containing a clock generator, a counter, and the first code manager A customizable frequency divider connected by a signal input to the output of the second controlled frequency divider, additionally introduced switches and a third coding control of the frequency divider connected signal input with the signal input of the second code-controlled frequency splitter and the output of the first switch, code input — with the code 1M output of the first code-controlled frequency detector, and the code control input input with the zero input of the first code-controlled frequency splitter and the first frequency input device, and the output is with the first input of the second switch, the output of which is the output of the device, and the second input is connected to the frequency output of the first code-controlled frequency divider connected by code the input with the first code input of the device, and the input of the control for setting the code — with the first control input of the device, the first switch connected by the first input to the second frequency input of the device, and the second to the first output of the clock generator connected to the second output on the zero reset input and with the first input of the third switch, the second input of which is connected to the second control input of the device, and the output to the control input of setting the code of the second code-controlled frequency divider, code input with the output of the fourth switch connected by the first input to the second code input of the device, and the second input to the output of the counter connected by the counting input to the third frequency input of the device. In addition, the first code-controlled frequency divider contains counters, a code comparison node and an element, the first input of which is the zeroing input of the code-controlled divider, the second input is connected to the output of the code comparison node, and the output to the zeroing input of the first counter, counting input which is the signal input of the code-controlled divider, the overflow output by the frequency output of the code-controlled divider, and the code output, which is the code output of the code-controlled divider, is connected to the first input of the code comparison node, Connected by the second input to the code output of the second counter, the installation input and the installation control input of which code are respectively the code input and the installation control input of the code-controlled divider code. In addition, the second and third code-controlled frequency dividers each contain two and a code comparison node connected to the output to the zeroing input of the first counter and the inputs to the code outputs of both counters, and the counting input and the overflow output of the first counter are respectively the signal input and output the code-controlled divider, and the installation input and the installation control input of the code of the second counter - the code input and the installation control input of the code-controlled divider code. The drawing shows a block diagram of a frequency-pulse computing device. The device contains a generator of 1 clock pulses, a counter 2, and a first code-controlled frequency divider 3 connected by a signal input to the output of the second code-controlled frequency divider 4. The third code-controlled frequency divider 5 is connected by a signal input to the signal input of the second code-controlled divider 4 and to the output of the first switch 6, the code input to the code output of the first code-controlled divider 3, the code setting control input to the zero input of the first code-controlled divider 3 and with the first frequency input 7 of the device and the output with the first input of the second switch 8, the output of which is the output of the device, and the second input connected to the frequency output of the first code-controlled divider 3. The latter is connected with the input of the code the first code entry device 9, and the input of the control code setting - the first control input 10 of the device. Switch 6 is connected by the first input to the second frequency input 11 of the device, and the second input is connected to the first output of the generator 1. The second output of the generator 1 is connected to the zeroing input of the counter 2 and to the first input of the third switch 12. The second input of the switch 12 is connected to the second control input 13 and the output to the control input of setting the code of the second code-controlled divider 4, Divider 4 is connected by a code input to the output of the fourth switch 14, connected by the first input to the second code input 15 of the device, and torym input to the output of the counter 2 counting input connected to a third frequency input 16 of the device. The first code-controlled divider 3 contains counters 17 and 18, comparison node 19 and AND element 20, the first input of which is the input of the divider 3, the second input is connected to the output of the node 19, and the output to the zeroing input of the first counter 17 The counter input of counter 17 is the signal input of divider 3, the switch output of counter 17 is the frequency output of divider 3, and the code output of counter 17 is the code output of divider 3 and is connected to the first input of node 19. The second input of node 19 is connected to the code output of the second counter 18, installation input and the installation control input, the code of which is, respectively, the code input and the control input of the installation of the divider code 3. The second and third code-coded dividers 4 and 5 each contain two counters 21 and 22 and a code comparison node 23 connected to the zero input of the first counter 21 and the input to the code outputs of the counters, 21 and 22. The counting input and the switching output of the Counter 21 are the signal input and output of the code-controlled divider, respectively, and the installation input and the installation control input of the code of the second counter 22 to vym input and the input of the control code setting kodoupravl emrgo divider. The device works as follows. Prn multiplying the two frequency pulse signals P and Pij switches 6, 8, 12 and 14 are set in such a position that their first inputs are connected to the outputs of switches 8 and 12, and their second inputs to switches 6 and 14. All bits of the counter 18 of the divider 3 are set to one state (in this case, the divider 3 operates in the counting mode). The frequency FQ of the second capacitor from input 16 of the device enters the counting input of counter 2, which also measures this frequency in the intervals between two adjacent pulses from the second output of generator 1. Upon the arrival of each pulse from the second output of generator 1 to the zero input of counter 2 and the divider 4 installation control input, the accumulated code value in counter 2 (proportional to FI) is rewritten into counter 22 of divider 4, and counter 2 is zeroed. In divider 4, the frequency pulses of about 4 first outputs of generator 1 are divided into counter code 22. The output frequency P of divider 4 is fed to the signal input of divider 3, operating in the mode of measuring this frequency in the time intervals between every two frequency pulses Fj of the first factor arriving from the device input 7 to the input 1 zeroing the divider 3. At the time of the zeroing time of the counter 17, the pulse No; counter 17, equal to the frequency P of the code VP.P, is rewritten from the counter 17 of the divider 3 into the counter 22 of the divider 5. Divider 5 divides the frequency of P, fed to its sipshlny input, by the code K. As a result, the frequency from the output of divider 5, which through the switch 8 enters the output of the device, is equal to. When the frequency-pulse signal F is multiplied by code N (j switches, 6 and 8 remain in the same position. Switches 12 and 14 are set to where its second input is connected to the output of switch 12, and its first input is connected to the output of switch 14. All bits of counter 18 of divider 3 are set to idle state 1. Code Nn of the second factor from input 15 of the device by a signal at control input 13 devices zap divider 4 is counted in the counter 22, which divides the frequency PQ by the code Tsz and then the device proceeds similarly with the only difference that the output frequency Fj is equal when two N and N code signals are multiplied (2 switches b, 8, 12 and 14 remain in the same position as in the case of multiplying the pulse frequency signal by the code signal. The value of the N code of the first multiplier from the input 10 of the device by the control signal from the input 9 of the device is written to the counter 18 of the divider 3, and the value of the N code of the second multiplier from entry 15 to . The control signal from input 13 is recorded into counter 22 of divider 4. From the first output of generator 1, the signal input of divider 4 receives a certain number of NO pulses, respectively, from this output of divider 4 to the signal input of de. Number 3 enters the number N4. pulses equal to .J n. , 8 This number is divided in divider 3 by N code. At the end of the Njj code from input 7 of the device to the input of controlling the installation of divider code 5 and the zeroing input of divider 3, a pulse is sent that rewrites the code of divider 22 22 and zeroes divider 3 counter 17. The signal input of the divider 5 from the first output of the generator 1 is given a second burst of pulses NO. Accordingly, a split of pulses is formed on the divider 5, equal to NfM / i Nij. 2 To, or Cg.Mt, switch 6 and 8 are set to such a state that the first input of switch 6 is connected to its output, and the second input of switch 1x 8 to the output of switch 8. Next to input AND, the frequency Fi of the dividend is supplied, and the rest of the actions are performed in the same way as one of the options, depending on the form of the divisor factors. Thus, the proposed device, in comparison with the known one, possesses wider functional capabilities, since it allows to carry out multiplying and dividing operations on signals presented both in the frequency-pulse and in code forms. The formula of the invention is 1. A pulse-frequency computing device comprising a clock pulse generator, a counter and the first code-controlled frequency divider connected by a signal input to the output of the second code-controlled frequency divider, in order to expand the functional capabilities of the device by performing multipliers and dividing operations on signals presented in both frequency and code forms, additional switches are introduced in it, and the third code-controlled divides frequency connected by the signal input to the signal input of the second code-controlled frequency divider and the output of the first switch, the code input to the code output of the first code-controlled frequency divider, the code setting control input — to the zero input of the first code-controlled frequency terminal and the first frequency the input of the device, and the output with the first input of the second switch, the output of which is the output of the device, and the second input is connected to the frequency output of the first code-controlled frequency divider, The code input is connected to the first code input of the device, and the code control control input is connected to the first control input of the device, the first switch is connected by the first input to the second frequency input of the device, and the second input to the first output of the clock generator connected to the second output the zeroing input of the counter and the first input of the third switch, the second input of which is connected to the second control input of the device, and the output to the control input of setting the code of the second controlled de Ithel frequency connected kodovym- input to an output of the fourth switch connected to the first input of the second code entry device and the second input - to the output of a counter, counting input connected to the third input frequency of the device. 2. The device according to claim 1, wherein the first code-controlled frequency divider contains counters, a code comparison node and an AND element, the first input of which is the zeroing input of the code-controlled divider, the second input is connected to the output of the comparison node, and the output to the zeroing input of the first counter, the counting input of which is the signal input of the code-controlled divider, the overflow output — the frequency output of the code-controlled divider, and the code output which is the code output of the code-controlled divider is connected to the first input of the code comparison node, connected by the second input to the code output of the second signal, the installation input and the installation control input of which code are respectively the code input and the installation control input of the code-controlled divider code. 3. The device according to claim 1, stating that the second and third code-controlled frequency dividers each contain two counters and the code comparison node connected by the output to the zeroing input of the first counter, and the inputs to the code outputs of both counters, the counting input and the overflow output of the first counter being the signal input and the output of the code-controlled divider, respectively, and the steady input and the control input of setting the code of the second counter - code input and control setting input of the code-controlled code divide l Sources of information taken into account in the examination 1. The author's certificate of the USSR N1 423126, cl. G 06 F 7/52, 1971.
2.Авторское сввдетельство СССР № 628489, кл. G Об F 7/52, 1977. 2. Authors svdedelstvo USSR № 628489, cl. G About F 7/52, 1977.
3.Авторское свидетельство СССР Р 5506355, кл. G Об F 7/39, 1975 (прототип).3. Authors certificate of the USSR P 5506355, cl. G About F 7/39, 1975 (prototype).