входом устройства, информационный вход подключен к первому информационному входу устройства, коммутатор, выходы которого через соответствующие делители частоты подключены к выходам устройства 2 Недсютатком йтсго устройства вл етс ограйичеш ые функциональные возможности, так как оно предназначено дл преобразовани под рных координат вектора в пр моугольные . Целью изобретени вл етс расширение фуггкционельньк возможностей устройства путем обеспечени вычислений составл юших данных скорости, представленных в виде потоков едш1ичных приращений пути, Это достигаетс тем, что в устройство введены второй блок пам ти, блоки вычаTBHEHj утлноженй и элемент ИЛИ, входы которого соедниены соответственно с первым вь ходом второго блока пам ти и выходом блока умножеиш, а выход подключен к второму формировател стробирующах сигналов. Первый выход последнего 1тодю1ючен к первому управл ющему входу первого блока пам ти, второй выход к вт рому управл ющему входу первого блока пам ти и к управл ющему входу формвровател сТробирующих сигналов. Выходы первого блока памнйг подключены соответственн к входам коммутатрра, информационный вход которого соединен с первым информациовдьш входом у(ойстэа. Второй информационный вход устройства подключен к Ш1форма1х{й)нкым входам блока умножени н второго бпош пам ти, группа входов кото рого соединена с группой входов устройства а первый и второй выходы чё зблок вычитаний соединены с входом блока умножен Схема устройства предстйвлена иа черте же. Устройстей содержит блок 1 пам ти, бло 2 вычиШНйн, блок 3 у,нрженй , элемент ИЛИ 4, формйрОБа епь S втррбирующйх сигналов , блок 6 пам ти, коммутатор 7, делители 8,9 частоты н ietMeeT входы 10,11 н 12 группы входов 18 и выходы 14 и 15. Реализаци множительно-функциональных {Зависимостей дл опредекенн горизйтапьньш составл ющих 1эсущестал етс формировани чкспскнмпульсных кодов,j подававмых на соответствующие делители частоты 8,9 с приходом шждого импульса входной частс гы на вход 12.the device input, the information input is connected to the first information input of the device, the switch, the outputs of which through the appropriate frequency dividers are connected to the outputs of the device 2 The non-switch of this device is limited functionality, since it is intended to convert the subordinate vector coordinates into rectangular. The aim of the invention is to expand the unit's capabilities by providing calculations of the velocity data represented as streams of incremental path increments. This is achieved by introducing a second memory block, TBHEHj units and OR elements, the inputs of which are connected respectively to the first unit, into the device. The output of the second memory unit and the output of the unit are multiplied, and the output is connected to the second gate driver. The first output of the last one is connected to the first control input of the first memory block, the second output to the second control input of the first memory block and to the control input of the former of the trigger signals. The outputs of the first memory unit are connected respectively to the inputs of the switch, the information input of which is connected to the first information input (storage). The second information input of the device is connected to Ш1format1х {nd) to the input inputs of the multiplication unit of the second memory memory, the input group of which is connected to the input group devices and the first and second outputs of which the subtraction unit is connected to the input of the unit is multiplied The scheme of the device is presented in the same line. The device contains a block of 1 memory, a block of 2 computations, a block of 3 units, an element, OR 4, a format S signal of a signal, a block of 6 memory, a switch 7, dividers 8.9 frequencies n ietMeeT inputs 10,11 n 12 groups of inputs 18 and outputs 14 and 15. The implementation of the multiplication-functional {Dependencies for the definite horizontal components 1 has formed the formation of xxx pulse codes, j fed to the corresponding frequency dividers 8.9 with the arrival of each pulse of the input frequency at input 12.
Управление выбором частот з блока 1 пам ти осуществл етс с помощью реверсив кого счетчшса (на чертеже не показан), вхад$пцего в аостав Блока, на суммирующий и вычитающий входы которого поступают импульсы с формировател 5. Эти импульсы измен ют состо ние так, что на выходахFrequency selection from memory block 1 is controlled by reversing the counting (not shown in the drawing), which is entered into the Block's composition, the summing and subtracting inputs of which receive pulses from the former 5. These pulses change the state so that at the exits