SU385290A1 - FREQUENCY-PULSE FUNCTIONAL CONVERTER - Google Patents

FREQUENCY-PULSE FUNCTIONAL CONVERTER

Info

Publication number
SU385290A1
SU385290A1 SU1657176A SU1657176A SU385290A1 SU 385290 A1 SU385290 A1 SU 385290A1 SU 1657176 A SU1657176 A SU 1657176A SU 1657176 A SU1657176 A SU 1657176A SU 385290 A1 SU385290 A1 SU 385290A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
frequency
inputs
circuits
interval
Prior art date
Application number
SU1657176A
Other languages
Russian (ru)
Inventor
Г. О. Паламарюк занский радиотехнический институт Н. И. Иопа
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1657176A priority Critical patent/SU385290A1/en
Application granted granted Critical
Publication of SU385290A1 publication Critical patent/SU385290A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

1one

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных устройствах, обрабатывающих частотно-импульсную информацию.The invention relates to computing and can be used in computing devices processing pulse frequency information.

Известно частотно-импульсное функциональное устройство, реализующее метод кусочно-линейной аппроксимации, при котором исходна  функци  замен етс  в каждом интервале соответствующим отрезком пр мой.A pulse frequency function device is known that implements a piecewise linear approximation method, in which the original function is replaced in each interval with a corresponding segment of a straight line.

Известное устройство содержит блок определени  интервала, вычитающее устройство, множительную  чейку, частотно-импульсную след щую систему, логические схемы «И и «ИЛИ.The known device comprises an interval determining unit, a subtractor, a multiplying cell, a pulse frequency tracking system, AND and OR logic.

Недостатками этого устройства  вл ютс  громоздкость, высока  стоимость оборудовани  и ограниченные логические возможности.The disadvantages of this device are cumbersome, high cost of equipment and limited logical capabilities.

Целью изобретени   вл етс  сокращение количества элементов частотно-импульсного функционального преобразовател .The aim of the invention is to reduce the number of elements of the frequency-pulse function converter.

Дл  этого в нем выходы схем вычитани  блока определени  интервала подключены через две логические схемы «ИЛИ к первым множительным входам множительно-делительных  чеек, делительные входы которых соединены с выходом датчика частоты, а выходы через третью логическую схему «ИЛИ присоединены ко входу след щей системы; вторые множительные входы множительноделительных  чеек подключены через две логические .схемы «ИЛИ к выходам группь логических схем «И, импульсные входы Которых соединены с выходами Датчика частот, а потенциальные входы подключены к выходам дешифратора блока определени  интервала .For this, in it, the outputs of the subtraction circuit subtraction circuit blocks are connected via two OR circuits to the first multiplying inputs of multiplying-dividing cells, the separating inputs of which are connected to the output of the frequency sensor, and the outputs via the third logic circuit OR to the input of the following system; the second multiplying inputs of multiplying cells are connected via two logical circuits OR to the outputs of a group of logic circuits AND, whose pulse inputs are connected to the outputs of the Frequency Sensor, and the potential inputs are connected to the outputs of the decoder of the interval determining unit.

На фиг. i показана схема частотно-импульсного функционального преобразовател ; на фиг. 2, а - кусочно-линейна  аппроксимаци  полинома Лагранжа; на фиг. 2, б - построение заданной кусочно-ломаной из суммы треугольных функций.FIG. i shows a pulse frequency function converter; in fig. 2, a - piecewise linear approximation of the Lagrange polynomial; in fig. 2, b - construction of a given piecewise broken line from the sum of triangular functions.

Преобразователь (фиг. 1) содержит блок определени  интервала /, состо щий из двухThe converter (Fig. 1) contains a block for determining the interval /, consisting of two

схем вычитани  2, логических схем «ИЛИ 3, схемы управлени  счетом количества интервалов 4, логических схем «И 5, реверсивного счетчика 6 и дешифратора 7, две логические схемы «ИЛИ 8, две множительно-делительные  чейки 9, группу логических схем «И 10, логические схемы «ИЛИ Л и 12, частотно-импульсную след щую систему 13 и датчики частот 14 и 15. Выходы схем вычитани  2 блока определени  интервала / соединены со входами схемы управлени  счетом количества интервалов 4, а также попарно подключены к логическим схемам «ИЛИ, выходы которых подключены к множительным входам множsubtraction circuits 2, logic circuits "OR 3, control circuits for counting the number of intervals 4, logic circuits" AND 5, reversible counter 6 and decoder 7, two logic circuits "OR 8, two multiplying-dividing cells 9, group of logic circuits" AND 10 , logic circuits OR L and 12, frequency-pulse tracking system 13 and frequency sensors 14 and 15. The outputs of the subtraction circuits 2 of the interval determination unit / are connected to the inputs of the count control circuit of the number of intervals 4, and are also pairwise connected to the logic circuits OR whose outputs are connected to PL zhitelnym inputs pl

тельно-делительных  чеек 9. Делит 3 входы  чеек 9 св заны с датчиком частоты дл:, а другие множительные входы - с выходами логических схем «ИЛИ 11, кажда  из которых объедин ет группу логических схем «И 10. Импульсные входы схем подключены к выходам датчиков частот 14 и 15 FOU.ZJ и Fou(2j±i), а потенциальные- к выходам дешифратора 7. Выходы множительно-делительных  чеек 9 через логические схемы «ИЛИ 12 соединены со входом час-10 тотно-импульсной след щей системы 13. Один из входов обеих схем вычитани  2 соединен со входом устройства FX, а вторые входы соединены с выходами логических схем «ИЛИ 3, объедин ющих выходы логи-15 ческих схем «И 5. Импульсные входы схем «И 5 соедин ютс  с выходами датчика ( х - ( - Хр} (x - xi)...{x - ()()...(Xk На практике дл  моделировани  интерполирующего множител  фь(д:) прибегают к его кусочно-линейной аппроксимации. Вид члена полинома Лагранжа и его25 аппроксимаци  показаны на фиг. 2, а. Колоколообразна  крива  произведени  F(Xi)-(h(x) замен етс  аппроксимирующей кусочно-ломаной функцией а (х), которую в дальнейшем будем называть «треугольной 30 функцией или а - функцией. Треугольна  функци  измен етс  линейно II t t на интервале от (k-1)-го до Л-го узла и от -го до ()-To узла и равна нулю во всех остальных интервалах, где и35 . /О при x Xk-i „ (у. Ь(х - Xk-i) при jCftJi л: JCft (Xi,i - x) при Q при (2) J b(Xk -Xk-i), b -. Xk- xk-i Если задан р д узлов интерпол ции (р д точек на плоскости ху), то полином45 „ у S /(А;) 2()«ft(х) (3) ° выражает ломаную, состо щую из отрезков пр мых, соедин ющих соседние точки. На50 фиг. 2, б показано построение заданной кусочно-ломаной из суммы треугольных функций в соответствии с выражени ми (2), (3). Функциональный преобразователь на основе интерпол ционного полинома Лагранжа55 обладает высокой оперативностью, универсальностью и нагл дностью изображени  функции. Преобразователь работает следующим образом .60 Входной аргумент х в виде частоты повторени  импульсов F(x) подаетс  на один из входов обеих схем вычитани  2 блока определени  интервала /. На второй вход одной из них подаютс  образцовые частоты, моде-65 4 частот 15 моделирующего границы интервала с нечетными (Fou.i, оп-з, -.., /on(2y±i)) и с четными (/оп.2, Pon-it, ) номерами, а потенциальные входы - с выходами дешифратора 7. В основу построени  функционального преобразовател  положен метод полинома Лагранжа в кусочно-линейной форме, поскольку в полином Лагранжа вход т заданные значе«И1Я функции в узлах F (Xk), т. е. коэффициенты F(xh)  вл ютс  ординатами приближаемой кривой (x) и, следовательно, их можно вычислить наиболее просто. Это дает возможность непосредственно и независимо задавать значени  функции в узлах интерпол ции . В полиноме Лагранжа интерполирующий множитель фй(л:) имеет следующий вид: x-1)) (х - Xk i г)... (д: - Хп), Xk-l)(Xk-Xk l}...{Xk-Xn) лирующие границы интервалов с нечетными ( опл, оп-з... - оп-сз)), а другого - с четными (f оп.а, оп.4... Fou-ii) номерами (фиг. 1)-. Блок определени  интервала / определ ет в каждый текущий момент времени интервал, на котором находитс  значение входного аргумента. (Область изменени  аргумента разбиваетс  на интервалы). Дл  каждого значени  частоты FX он определ ет границы интервалов Fon-zj и Fon.{2j±i) такие, что Р к к on.2j -S./ --45. л on. (2/±l) ) i х j i ив соответствии с кодом интервала управл ет коммутацией частот, моделирующих ординаты функции в четных Fyzj и нечетных fv(2j±i) узлах интерпол ции. При переходе значени  входного аргумента с одного интервала на другой импульсы разностной частоты поочередно образуютс  на одном из выходов каждой схемы вычитани  2. Очередность эта определ етс  знаком разности частот на их входах. Таким образом, на интервале с выходов схем вычитани  2 выдаютс  возрастающа  .(A-i) и убывающа  Fon. разности. При переходе на следующий интервалXh x X () разностные частоты противоположных знаков Fon-(k+i)-FX и FX-Fon-k образуютс  на других выходах схем вычитани  2. Объединение логическими схемами «ИЛИ 8 выходных щин каждой из схем вычитани  2 позвол ет на каждом интервале иметь две разности: возрастающую и убывающую. Выходы логических схем «ИЛИ 8 соедин ютс  с одним из множительных входов множительно-делительных  чеек 9, на делительные входы которых подаетс  частота j ДА: - -:,.(4) on.(A-i) а на. вторые множительные входы - частоты и Fy(2i±i), моделирующие заданные значени  ординат в четных и нечетных интерпол ции. Таким образом, использование множ но-делительных  чеек 9 позвол ет образ любой «треугольник, умножа  элемент треугольные функции «г (л) на заданны чени  ординат. На интервале X(h-) с выходов 9 выдаютс  результаты множительно тельных операций в виде пачек импульс с-Fon. k- Fr Fy(k-i), ra(k-l) - оп. ft- Fon. (ft-I) P FX- on(ft-l) Fon.k FQn() Суммиру   результаты выражений (5 на логическом элементе «ИЛИ 12, пол отрезок пр мой Fon ft - FX p.I FI(X) Гу() + Foa.k- Fon(i-l) FX - Fon (ft-i) Fan k - Fon (ft -1) моделирующий функцию F(x) на инте . На интервале суммир функции Р Fonlk-, I) - F.C Fon(k-l) - Fon.k FX - on. fti Pci (ft+1) on (ft-11) - Fon. ft Из выражений (6) и (9) видно, что с ходом на соседний интервал один из фициентоп (Fy(Zj±.i)) не должен измен тьс . В устройстве (фиг. 1) это учтено при построении дешифратора 7. Результат суммировани  - см. выражение (7) - с выхода логической схемы «ИЛИ // подаетс  на положительный вход частотноимпульсной след щей системы 13. Предмет изобретени  Частотно-импульсный функциональный преобразователь , содержащий блок определени  интервала с двум  схемами вычитани  и дешифратором, две множительно-делительиые  чейки, датчики частот, след щую систему , логические схемы «И и «ИЛИ, отличающийс  тем, что, с целью упрощени  преобразовател , в нем выходы схем вычитани  блока определени  интервала подключены через две логические схемы «ИЛИ к первым множительным входам множительно-делительных  чеек, делительные входы которых соединены с выходом датчика частоты, а выходы через третью логическую схему «ИЛИ присоединены ко входу след щей системы; вторые множительные входы множительно-делительных  чеек подключены через две логические схемы «ИЛИ к выходам группы логических схем «И, импульсные входы которых соединены с выходами датчика частот, а потенциальные входы подключены к выходам дешифратора блока определени  интервала.separator cells 9. It divides 3 inputs of cells 9 connected to a frequency sensor for: and other multiplying inputs to the outputs of logic circuits OR 11, each of which combines a group of logic circuits “AND 10. Pulse inputs of circuits are connected to outputs frequency sensors 14 and 15 FOU.ZJ and Fou (2j ± i), and potential ones to the outputs of the decoder 7. The outputs of the multiplying-dividing cells 9 are connected to the clock-10 input of the full-pulse tracking system 13 via logic circuits OR 12. One of the inputs of both subtraction schemes 2 is connected to the input of the FX device, and the second inputs of the connection Outputs of logic circuits "OR 3" combining outputs of logic-15 and schemes of circuit "And 5. Pulse inputs of circuits" And 5 are connected to the outputs of the sensor (x - (- Xp} (x - xi) ... {x - () () ... (Xk In practice, to simulate an interpolating factor, fj (q :) use its piecewise linear approximation. The type of the Lagrange polynomial and its 25 approximation are shown in Fig. 2, a. The bell-shaped curve of the product F (Xi) - (h (x) is replaced by the approximating piecewise broken function a (x), which we will call in the following a "triangular 30 function or a - function. The triangular function varies linearly with II t t over the interval from (k-1) -th to L-th node and from -th to () -To node and is equal to zero in all other intervals, where and 35. / О for x Xk-i „(w. B (x - Xk-i) for jCftJi π: JCft (Xi, i - x) for Q with (2) J b (Xk -Xk-i), b -. Xk-xk-i If a series of interpolation nodes is specified (a series of points on the xy plane), then the polynomial 45 "y S / (A;) 2 ()" ft (x) (3) ° expresses a polyline consisting of segments direct connecting adjacent points. On Fig. 2, b, the construction of a given piecewise broken line from the sum of triangular functions is shown in accordance with expressions (2), (3). The functional converter based on the Lagrange interpolation polynomial 55 has high efficiency and universality and the visibility of the image function. The body works as follows .60 The input arguments x in the form of a pulse repetition frequency F (x) are fed to one of the inputs of both subtracting circuits 2 of the interval determining unit /. The second input of one of them is supplied with reference frequencies, mode-65 4 frequencies 15 modeling border interval with odd (Fou.i, op-z, - .., / on (2y ± i)) and with even (/ op.2, Pon-it,) numbers, and potential inputs - with the decoder outputs 7. In the basis for constructing a functional converter is based on the Lagrange polynomial method in a piecewise linear form, since the Lagrange polynomial consists of nnye values "I1YA function F (Xk) nodes t. e. the coefficients F (xh) are approximated ordinates (x) curve and, consequently, they can be most simply calculated. This makes it possible to directly and independently set the function values in the interpolation nodes. In the Lagrange polynomial, the interpolating factor fy (l :) has the following form: x-1)) (x - Xk i g) ... (d: - Xn), Xk-l) (Xk-Xk l} ... { Xk-Xn) are the limiting intervals with odd (opl, op-s ... - op-sz)), and the other with even (f op. A, op 4 ... Fou-ii) numbers (fig. one)-. The interval definition block / determines at each current time the interval in which the value of the input argument is found. (The scope of the argument is split into intervals). For each value of the FX frequency, it determines the boundaries of the intervals Fon-zj and Fon. (2j ± i) such that P to K on.2j -S./ - 45. l on. (2 / ± l)) i x j i and, in accordance with the slot code, controls the switching of frequencies that simulate the ordinates of the function in even Fyzj and odd fv (2j ± i) interpolation nodes. When the value of the input argument passes from one interval to another, differential frequency pulses are alternately formed at one of the outputs of each subtraction circuit 2. This sequence is determined by the sign of the difference in frequencies at their inputs. Thus, in the interval from the outputs of the subtraction circuit 2, an increasing (A-i) and decreasing Fon are output. the difference. When switching to the next interval Xh x X (), the difference frequencies of opposite signs Fon- (k + i) -FX and FX-Fon-k are formed at the other outputs of the subtraction circuits 2. Combining the logic circuits OR 8 output lines of each of the subtraction circuits 2 allows em on each interval have two differences: increasing and decreasing. The outputs of the logic circuits "OR 8" are connected to one of the multiplying inputs of the multiplying-dividing cells 9, the divided inputs of which are fed by the frequency j YES: - -:, (4) on. (A-i) and on. the second multiplicative inputs are frequencies and Fy (2i ± i), which simulate the specified values of the ordinates in even and odd interpolations. Thus, the use of multiplex-division cells 9 allows the image of any "triangle", multiplying the element of the triangular functions "r (l) by the specified ordinates. On the interval X (h-) from the outputs 9, the results of multiplication operations in the form of packs of a C-Fon pulse are output. k-Fr Fy (k-i), ra (k-l) - op. ft-fon. (ft-I) P FX-on (ft-l) Fon.k FQn () Summarize the results of expressions (5 on the logic element OR 12, the floor is a segment of the straight line Fon ft - FX pI FI (X) Gu () + Foa .k- Fon (il) FX - Fon (ft-i) Fan k - Fon (ft -1) simulating the function F (x) on inte. On the interval the sum of the function P Fonlk-, I) - FC Fon (kl) - Fon.k FX - on. fti Pci (ft + 1) on (ft-11) - Fon. ft From expressions (6) and (9) it can be seen that with a move to the adjacent interval one of the ficientop (Fy (Zj ± .i)) should not change. In the device (Fig. 1), this was taken into account when building the decoder 7. The result of the summation - see expression (7) - from the output of the logic circuit "OR // is fed to the positive input of the frequency-pulse tracking system 13. Object of the invention containing an interval determining unit with two subtraction circuits and a decoder, two multiplier-divider cells, frequency sensors, a tracking system, AND and OR logic, characterized in that, to simplify the converter, the outputs of the circuits are subtracted and the interval determining unit are connected via two OR circuits to the first multiplying inputs of multiplying-dividing cells, the separating inputs of which are connected to the output of the frequency sensor, and the outputs via the third OR circuit to the input of the following system; the second multiplying inputs of multiplying-dividing cells are connected via two logical circuits OR to the outputs of a group of logic circuits AND, the pulse inputs of which are connected to the outputs of the frequency sensor, and the potential inputs are connected to the outputs of the decoder of the interval determining unit.

-/--1/J- / - 1 / J

I,,I ,,

SU1657176A 1971-05-17 1971-05-17 FREQUENCY-PULSE FUNCTIONAL CONVERTER SU385290A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1657176A SU385290A1 (en) 1971-05-17 1971-05-17 FREQUENCY-PULSE FUNCTIONAL CONVERTER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1657176A SU385290A1 (en) 1971-05-17 1971-05-17 FREQUENCY-PULSE FUNCTIONAL CONVERTER

Publications (1)

Publication Number Publication Date
SU385290A1 true SU385290A1 (en) 1973-05-29

Family

ID=20475380

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1657176A SU385290A1 (en) 1971-05-17 1971-05-17 FREQUENCY-PULSE FUNCTIONAL CONVERTER

Country Status (1)

Country Link
SU (1) SU385290A1 (en)

Similar Documents

Publication Publication Date Title
Lindström Group partitions and mixed perfect codes
SU385290A1 (en) FREQUENCY-PULSE FUNCTIONAL CONVERTER
US2872107A (en) Electronic computer
SU855659A1 (en) Modulus adder
Sekar et al. Numerical investigation of the hybrid fuzzy differential equations using Leapfrog Method
Kumano-Go Factorizations and fundamental solutions for differential operators of elliptic-hyperbolic type
SU813422A1 (en) Device for computing trigonometric functions
SU742946A1 (en) Device for solving partial differential equations
Chang et al. Image sequence correspondence via a Hopfield neural network
US3594561A (en) Decimal data-handling equipment
SU1001090A1 (en) Computing device
SU1518824A1 (en) Device for picking optimized solutions
SU942035A1 (en) Device for computing inverse function
RU2040039C1 (en) Device for calculation absolute value of three- dimensional vector
SU600561A1 (en) Multichannel digital computer
SU568060A1 (en) Digital integrator for boundary problem solution
SU794643A1 (en) Boundary-value problem solving device
SU1012251A1 (en) Matrix calculator of logarithms
SU1667051A1 (en) Device for residue number comparison
SU544963A1 (en) Device for forming a sign of the result of a bitwise addition
RU2020576C1 (en) Device for vector calculations
SU983709A1 (en) Device for computing inverse trigonometrical and hyperbolic functions
SU760110A1 (en) Device for computing functions : y equals arccosx, y equals arcsinx
SU1188750A1 (en) Digital function generator
SU696462A1 (en) Correcting device