Изобретение относитс к импульсно технике. Известен делитель частоты, содер Жсцций несколько счетных триггеров, многовходовый элемент И, на входы которого подаютс сигналы с выходов счетных триггеров, элементы Запрет , включенные между счетными триггерами, ключи между входами .триггеров Сl3 Этот делитель частоты имеет сложпую схему. Наиболее близок к предлагаемому делитель частоты, содержащий элемент задержки, вход которого соединен со входной шиной и с первым входом элемента И, второй вход которого подключен к выходу триггера, рдин вход которого соединен с выходом элемента И, а другой подключен к вы ходу блока сравнени кодов, один вход которого соединен с первым выходом суьматора; второй выход сумматора подключен к одному входу блока управлени , выход которого соединен с первым входом сумматора остальные входы сумматора соединены с выходом элемента задержки, причем -на вторые входы блока сравнени кодов и блока управлени подаютс управл ющие сигналы . Недостаток этого делител частотыналичие паразитной врем -импульсной модул ции выходного сигнала.. Цель изобретени - уменьшение паразитной врем -импульсной модул ции выходного сигнала. Поставленна цель достигаетс тем, что в делитель частоты, содержащий элемент задержки, вход которого соединен со входной шиной и первым входом элемента И, второй вход которого подключен к выходу триггера, один вход которого соединен с выходом элемента И, другой подключен к выходу блока сравнени кодов, один вход которого соединен с первым ВЫХОДОМ сумматора, второй выход которого подключен к одному входу блока управлени , выход которого соединен с первым входом сумматора, а остальные его входы соединены с выходом элемента задержки, причем на вторые входы блока сравнени кодов и блока управлени подаютс управл ющие сигналы, введен управл емый элемент задержки, входы которого соответственно соединены с выходом .элемента И и с первым выходом суммаThe invention relates to a pulse technique. The frequency divider is known, the content contains several counting triggers, the multi-input element I, which inputs signals from the outputs of the counting triggers, the elements of the Inhibit included between the counting triggers, the keys between the inputs of the Triggers Сl3. This frequency divider has a complex circuit. Closest to the proposed frequency divider containing a delay element, the input of which is connected to the input bus and the first input of the And element, the second input of which is connected to the trigger output, the first input of which is connected to the output of the And element, and the other connected to the output of the code comparison unit , one input of which is connected to the first output of the supervisor; the second output of the adder is connected to one input of the control unit, the output of which is connected to the first input of the adder, the remaining inputs of the adder are connected to the output of the delay element, the control signals are sent to the second inputs of the code comparison unit and the control unit. The disadvantage of this frequency divider is the presence of spurious time-pulse modulation of the output signal. The purpose of the invention is to reduce the parasitic time pulse-modulated output signal. The goal is achieved in that a frequency divider containing a delay element, the input of which is connected to the input bus and the first input of the And element, the second input of which is connected to the output of the trigger, one input of which is connected to the output of the And element, the other connected to the output of the code comparison unit , one input of which is connected to the first OUTPUT of the adder, the second output of which is connected to one input of the control unit, the output of which is connected to the first input of the adder, and its remaining inputs are connected to the output of the delay element, than to the second inputs of the code comparison unit and the control unit, control signals are supplied, a controllable delay element is inputted, the inputs of which are respectively connected to the output of the And element and to the first output the sum