SU445162A1

SU445162A1 - Pulse Divider

Info

Publication number: SU445162A1
Application number: SU1818839A
Authority: SU
Inventors: Константин Валентинович Гладков; Виктор Анатольевич Ермолаев; Роберт Багратович Мурадов
Original assignee: Харьковское Высшее Военное Училище Им.Маршала Советского Союза, Крылова Н.И.
Priority date: 1972-07-21
Filing date: 1972-07-21
Publication date: 1974-09-30

Description

Изобретение относитс к области измерительной и вычислительной техники и может использоватьс в различной аппаратуре.The invention relates to the field of measuring and computing equipment and can be used in various equipment.

Известен делитель импульсов, содержащий дес тичный счетчик с входом установки нулевого положени , к выходам которого через дешифратор подключен коммутатор с двум выходами , соответствующими целому и половинному коэффициентам делени . Этот делитель имеет низкую точность делени импульсов.A pulse divider is known that contains a decimal counter with a zero position setting input, to the outputs of which a switch with two outputs corresponding to the integer and half division coefficients is connected via the decoder. This divider has a low pulse division accuracy.

Цель изобретени - повыщение точности делени импульсов.The purpose of the invention is to increase the accuracy of pulse division.

Дл этого в делитель импульсов дополнительно включены элемент «ИЛИ с двум входами , элемент «И и триггер с раздельными входами, один из которых соединен непосредственно с выходом коммутатора целого коэффициента делени , входом установки нулевого положени дес тичного счетчика и с одним из входов элемента «ИЛИ, а другой вход триггера соединен с выходом коммутатора половинного коэффициента делени , причем выход триггера с раздельными входами через элемент «И соединен с другим входом элемента «ИЛИ.For this purpose, the OR pulse element with two inputs, the AND element and the trigger with separate inputs, one of which is connected directly to the switch output of the whole division factor, the zero position setting input of the decimal counter, and one of the OR element inputs, are included in the pulse divider. and the other trigger input is connected to the switch output of the half division factor, and the trigger output with separate inputs through the AND element is connected to another input of the OR element.

На чертеже приведена блок-схема предлагаемого делител .The drawing shows the block diagram of the proposed divider.

Делитель содержит дес тичный счетчик 1 с входом установки нулевого положени , к выходам которого через дещифратор 2 подключен коммутатор 3 с двум выходами, соответствующими целому и половинному коэффициентам делени , триггер 4 с раздельными входами, элемент «ИЛИ 5 и элемент «И 6.The divider contains a decimal counter 1 with a zero position input, to the outputs of which a switch 3 with two outputs corresponding to the integer and half division coefficients, a trigger 4 with separate inputs, the element "OR 5 and the element" AND 6 are connected to the outputs of the controller 3.

Триггер 4 одним входом соединен непосредственно с выходом коммутатора 3 целого коэффициента делени , входом установки нулевого положени дес тичного счетчика 1 и с одним из входов элемента «ИЛИ 5. ДругойThe trigger 4 is connected with one input directly to the output of the switch 3 of the integer division factor, the input of the zero position setting of the decimal counter 1 and one of the inputs of the element "OR 5. The other

вход триггера 4 соединен с выходом коммутатора 3 половинного коэффициента делени . Выход триггера 4 через элемент «И 6 соединен с другим входом элемента «ИЛИ 5. Делитель работает следующим образом.the trigger input 4 is connected to the output of the switch 3 half division factor. The output of trigger 4 through the element "And 6 is connected to another input of the element" OR 5. The divider operates as follows.

Пакет импульсов поступает на вход 7 дес тичного счетчика 1. С выхода коммутатора 3, установленного на коэффициент делени К, каждый ТС-й импульс устанавливает счетчик 1 и триггер 4 в исходное состо ние и поступаетA packet of pulses is fed to the input of 7 decimal counter 1. From the output of switch 3, set to the division factor K, each TC-th pulse sets counter 1 and trigger 4 to its initial state and enters

через элементы «ИЛИ 5 и «И 6 на выход 8 устройства.through the elements “OR 5 and“ AND 6 to the output 8 of the device.

По окончании пакета входных импульсов триггер 4 находитс в нулевом состо нии, если остаток от делени меньще половины коэффициента делени , и в единичном состо нии, еслг: остаток превышает величину половины коэффициента делени . В последнем случае с нулевого выхода триггера 4 на вход элемента «И 6 поступает разрешаюпхий потенциал, иAt the end of the packet of input pulses, trigger 4 is in the zero state, if the remainder of the division is less than half the division factor, and in the unit state, if: the remainder exceeds the value of half the division factor. In the latter case, from the zero output of the trigger 4 to the input of the element “And 6 the resolving potential arrives,

импульс с формировател 9 сигнала окончани пакета входных импульсов поступает на выход 8 устройства через элементы «ИЛИ 5 и «И 6.the pulse from the driver 9 of the signal of the end of the packet of input pulses goes to the output 8 of the device through the elements "OR 5 and" And 6.

Предмет изобретени Subject invention

Делитель импульсов, содержащий дес тичный счетчик с входом установки нулевого положени , к выходам которого через дешифратор подключены коммутатор с двум выходами, соответствующими целому и половинному коэффициентам делени , от личающийс тем, что, с целью повыщеии точности делени , в него дополнительно включены элемент «ИЛИ с двум входами, элемент «И триггер с раздельными входами , один из которых соединен непосредственио с выходом коммутатора целого коэффициента делени , входом установки нулевого положени дес тичного счетчика и с одним из входов элемента «ИЛИ, а другой вход триггера соединен с выходом коммутатора половинного коэффициента делени , причем выход триггера с раздельными входами через элемент «И соединен с другим входом элемента «ИЛИ.A pulse divider containing a decimal counter with a zero position setup input, to the outputs of which a switch is connected via a decoder with two outputs corresponding to the integer and half division factors, differing in that, in order to improve the accuracy of division, it also includes the element "OR with two inputs, the element And the trigger with separate inputs, one of which is connected directly to the output of the switch of the whole division factor, the input of setting the zero position of the decimal counter a and one of the inputs of the element "OR, and the other input of the trigger is connected to the output of the switch half the division factor, and the output of the trigger with separate inputs through the element" AND connected to the other input of the element "OR.