Изобретение относитс к автоматике и вычислительной технике и может Найти применение в специализированных вычислительных устройствах систем автоматического управлени . Известно множительно-делительное устройство, содержащее генератор импульсов, элемент И, делитель частоты , умножители частоты и блок сравнени fl. Недостатками устройства вл ютс ограниченна область применени и пониженна точность вычислений. Известно также множительно-делительное устройство, содержащее гене ратор импульсов, триггер, элементы И, делители частоты, счетчик и блок сравнени- кодов С2 . Недостатком данногоустройства вл етс ограниченна область приме нени из-за возможности работы толь ко в режиме однократного выполнени множительно-делительной операции. Наиболее близким к предлагаемому вл етс множительно-делительное устройство, содержащее элементы И, счетчики, выходы разр дов первого из которых вл ютс выходами устройства , выходы разр дов второго счетчика соединены с первой группой входов блока сравнени кодов, подключенного второй группой входов к выходам регистра кода первого сомно жител , а выходом - к первому входу первого триггера, соединенного первы выходом с первым входом первого элемента И, подключенного вторым вхо дом к выходу частоты второго сомножител двухканального преобразовател код - частота, перва и втора группы входов которого соединены с шинами ввода кодов второго сомножител и сигнала-делител , а выход частоты сигнала-делител - с первым входом второго элемента И, подключенного вторым входом к первому выходу первого триггера, а выходом к счетному входу второго счетчика, соединенного входом обнулени с входом обнулени первого счетчика и с вторым выходом первого триггера, вто рой вход которого подключен к шине запуска устройства СЗ . Недостатками прототипа вл ютс ограниченна область применени изза невозможности циклического выпол нени множительно-делительных опера ций в автоматическом режиме и пониженна точность вычислений из-за неравномерного характера следовани импульсов на выходах двухканального преобразовател код - частота. цель изобретени - расширение области применени и повышение точности устройства. Поставленна цель достигаетс тем что в множительно-делительное устройство , содержащее элементы И и счетчики, выходы разр дов первого из которых вл ютс выходами устройства , а выходы разр дов второго счетчика соединены с первой группой входов блока сравнени кодов, подключенного второй группой входов к выходам регистра кода первого сомножител , а выходом - к первому входу первого триггера, соединенного первым выходом с первым входом первого элемента И, подключенного вторым входом к выходу частоты второго сомножител двухканального преобразовател код - частота, перва и втора группы входов которого соединены с шинами ввода кода второго сомножител и кода сигнала-делител , дополнительно введены второй триггер, переключатели, формирователь импульсов и два делител частоты , первый из которых соединен входом с выходом частоты сигналаделител двухканального преобразовател код - частота, а выходом со счетным входом второго счетчика, подключенного выходом переполнени к первому входу второго элемента И, соединенного вторым входом с выходом первого переключател , а выходом - с вторым входом первого триггера и с первым входом второго триггера, подключенного вторым входом к шине запуска устройства, а выходом - к первым входам первого и второго переключателей, первый из которых соединен вторым входом с шиной логической единицы, а второй подключен вторым входом и выходом соответственно к второму выходу первого триггера и к входу формировател импульсов, соединенного выходом с входом обнулени первого счетчика, подключенного счетным входом через второй делитель частоты к выходу первого элемента И. На чертеже изображена блок-схема множительно-делительного устройства. Предлагаемое устройство содержит счетчики 1 и 2, выходы разр дов первого из которых вл ютс выходами устройства, а выходы разр дов второго счетчика 2 соединены с первой группой входов блока 3 сравнени кодов. Блок 3 подключен второй группой входов к выходам регистра 4 кода первого сомножител , а выходом - к первому входу первого триггера 5, соединенного первым выходом с первым входом первого элемента И б. Второй вход элемента И 6 подключен к выходу частоты второго сомножител двухканального преобразовател 7 код - частота, перва и втора группы входов которого соединены с шинами ввода кодов второго сомножител и сигнала-делител . Первый делитель 8 частоты соединен входом с выходом частоты сигнала-делител - преобразовател 7, а выходом со счетным входом счетчика 2, подключенного выходом переполнени к первому входу второго элемента И 9. Элемент И 9 соединен вторым входом с выходом первого переключател 10, а выходом - с вторым входом триггер S и с первым входом второго триггер . 11, подключенного вторым входом к шине запуска устройства, а выходом к первым входам первого и второго переключателей 10 и 12 . Переключатель 10 соединен вторым входом с ши ной логической 1. Переключатель 12подключен вторым входом и выходо соответственно к второму выходу три гера 5 и к.входу формировател 13импульсов, соединенного выходом с входом обнулени счетчика 1. .Счетчик 1 подключен счетным входом через второй делитель 14 -частоты к выходу элемента И 6. Переключатели J-9 и 12 соединены . В случае, когда выходы переключателей 10 и 12 подключены к их первым входам 1, соответ ственно к выходу триггера 11, устройство работает аналогично прототи пу в старт-стопном режиме с внешним запуском, . В случае, когда выходы переключа телей 10И 12 соединены с их вторыми входами, устройство работает в автоматическом режиме циклического выполнени множительно-делительной операции. Устройство работает следующим об разом. Автоматический режим (.выходы переключателей 10 и 12 соединены с их вторыми входами ), На первую группу входов преобразовател 7 поступает код второго сомножител у, на вторую г- код ригна а-делител х. На одном из выходов преобразовател 7 вырабатываетс частота f kx (где К - коэффициент пропорциональности ), .непрерывно поступающа через делитель 8 частоты на счётный вход счетчика 2, а на втором вЕлходе преобразовател 7 вырабатываетс частота у , непрерывно поступающа на второй вход элемента И 6. Так как второй вход элемента И 9 соединен через переключатель 10 с шиной 1, импульс переполнени счетчика 2 через элемент И 9 поступает на второй вход триггера 5, устанавлива его в состо ние О . и разреша прохождение импульсов ча тоты ,j через элемент И б и делитель 14 частоты на счетный вход сче чика 1. В момент установки триггера 5 в состо ние О формирователь 13 импульсов вырабатывает импульс, обнул кидий счетчик 1. Когда число импульсов, накопленное счетчиком , станет равным коду первого сомноител 7, хран щемус в регистре , блок 3 сравнени кодов сформирут импульс, который возвращает тригер 5 в состо ние 1, запреща проождение частоты fy через элемент И 6. При разр дности делителей 9 и 14, авном m , врем t, в течение котоого триггер 5 находитс в состо ИИ О, равно в счетчик 1 запишетс За это врем число импульсов При этом за счет наличи делителей 9 и 14 неравномерные импульсные последовательности частот f и усредн ютс не менее, чем.в m раз. В результате этого погрешность вычислени уменьшаетс (дл сохранени быстродействи устройства необходимо частоту опорных, импульсов преобразовател 7 увеличить в m раз J. При по влении на выходе счетчика 2 импульса переполнени триггер 5 устанавливаетс в состо ние О, счетчик 1 очищаетс импульсом формировател 13 и цикл вычислени повтор етс . Если переключатели 10 и 12 наход тс в положении , соответствующем старт-Ьтопному режиму, импульсом Запуск триггер 11 .устанавливаетс в состо ние . В этот момент формирователь 13 вырабатывает импульс сброса, очищающий счетчик 1. Импульс переполнени счетчика 2 через элемент И 9 устанавливает триггеры 5 и 11 в состо ние О, разреша процесс вычислени . Дальнейша работа устройства происходит так же, как и в автоматическом режиме. После по влени импульса на выходе блока 3 сравнени кодов триггер 5 устанавливаетс в 1. Этим заканчиваетс процесс вычислени . При поступле.нии очередного импульса Запуск процесс вычислени повтор етс . Таким образом, предлагаемое устройство по сравнению с прототипом позвол ет повысить точность вычислений путем уменьшени неравномерности следовани импульсов.преобразовател 7 и расширить область применени путем обеспечени циклического выполнени множительно-делительной операции в автоматическом режиме. Указанное выполнение устройства позвол ет при реализации автоматического режима обойтисьThe invention relates to automation and computing and may find application in specialized computing devices of automatic control systems. A multiplier-separating device is known, comprising a pulse generator, an And element, a frequency divider, a frequency multiplier and a comparison unit fl. The drawbacks of the device are the limited scope and reduced accuracy of the calculations. It is also known to have a multiplier-separator device containing a pulse generator, a trigger, AND elements, frequency dividers, a counter, and a comparison block C2. The disadvantage of this device is the limited scope of application due to the possibility of operation only in the single-use mode of a multiplying-dividing operation. Closest to the proposed is a multiplying-separating device containing elements AND, counters, the outputs of the first of which bits are the outputs of the device, the outputs of the bits of the second counter are connected to the first group of inputs of the code comparison unit connected to the second group of inputs the first one is a resident, and the output is to the first input of the first trigger, connected by the first output to the first input of the first element I, connected by the second input to the frequency output of the second two-channel factor the converter code is the frequency, the first and second groups of inputs of which are connected to the input buses of the codes of the second factor and the signal divider, and the output frequency of the signal divider - with the first input of the second And element connected with the second input to the first output of the first trigger, and the output to the counting the input of the second counter connected by the zero input with the zero input of the first counter and the second output of the first trigger, the second input of which is connected to the start bus of the NW device. The disadvantages of the prototype are the limited scope due to the impossibility of cyclically performing multiplying-dividing operations in the automatic mode and reduced computational accuracy due to the uneven nature of the pulses at the outputs of the two-channel code-frequency converter. The purpose of the invention is to expand the scope and improve the accuracy of the device. This goal is achieved by the fact that the multiplying-separating device contains AND elements and counters, the first bit of the outputs of which are the device's outputs, and the second counter's outputs of the counter are connected to the first group of inputs of the code comparison unit connected to the register outputs the code of the first factor, and the output to the first input of the first trigger connected by the first output to the first input of the first element And connected by the second input to the output of the frequency of the second factor Converter code - frequency, the first and second groups of inputs of which are connected to buses entering the code of the second multiplier and divider signal code, additionally introduced a second trigger, switches, pulse driver and two frequency dividers, the first of which is connected to the output of the frequency signal of the separator of a two-channel converter code - frequency, and the output with the counting input of the second counter, connected by the overflow output to the first input of the second element And connected by the second input with the output of the first switch, and the output with the second input of the first trigger and with the first input of the second trigger connected by the second input to the device startup bus, and the output to the first inputs of the first and second switches, the first of which is connected to the second input with the bus of the logical unit, and the second is connected to the second input and output, respectively, to the second output of the first trigger and to the input of the pulse former connected to the zeroing input of the first counter connected by a counting input through the second frequency divider to the output of the first element I.N drawing shows a block diagram of reprographic-divider. The proposed device contains counters 1 and 2, the outputs of the bits of the first of which are the outputs of the device, and the outputs of the bits of the second counter 2 are connected to the first group of inputs of block 3 of the code comparison. Unit 3 is connected to the second group of inputs to the outputs of register 4 of the code of the first factor, and the output to the first input of the first trigger 5 connected by the first output to the first input of the first element Ib. The second input element And 6 is connected to the output of the frequency of the second factor of the two-channel converter 7 code - frequency, the first and second groups of inputs of which are connected to the input buses of the codes of the second factor and signal-divider. The first frequency divider 8 is connected to the output of the frequency of the signal-divider - converter 7, and the output to the counting input of the counter 2 connected by the overflow output to the first input of the second element AND 9. Element And 9 is connected to the second input with the output of the first switch 10, and output with the second input trigger S and with the first input of the second trigger. 11, connected by a second input to the device startup bus, and output to the first inputs of the first and second switches 10 and 12. Switch 10 is connected to bus 2 by a second input. Switch 12 is connected by a second input and an output, respectively, to the second output of three 5 and to the input of the driver 13 pulses connected to the output of the zeroing of counter 1. 1. Counter 1 is connected by a counting input through the second divider 14 - frequency to the output element And 6. The switches J-9 and 12 are connected. In the case when the outputs of the switches 10 and 12 are connected to their first inputs 1, respectively, to the output of the trigger 11, the device operates in the same way as in the start-stop mode with an external start,. In the case when the outputs of switches 10 and 12 are connected to their second inputs, the device operates in an automatic mode of cyclic execution of a multiply-dividing operation. The device works as follows. Automatic mode (the outputs of the switches 10 and 12 are connected to their second inputs). The first factor group of inputs 7 of the converter 7 receives the code of the second factor, and the second r is the code of the a-splitter. At one of the outputs of converter 7, the frequency f kx is generated (where K is the proportionality coefficient), continuously flowing through the frequency divider 8 to the counting input of counter 2, and the second y converter of the converter 7 produces the frequency y continuously fed to the second input of the And 6 element. Since the second input of the AND 9 element is connected via a switch 10 to the bus 1, the overflow pulse of the counter 2 through the AND 9 element arrives at the second input of the trigger 5, setting it to the O state. and allowing the passage of pulses of the wave, j through the element Ib and divider 14 frequencies to the counting input of the counter 1. At the moment of setting the trigger 5 to the state O, the pulse former 13 produces a pulse, folded the counter 1. When the number of pulses accumulated by the counter, will be equal to the code of the first somnito 7, stored in the register, the code comparison unit 3 will generate a pulse that returns the trigger 5 to state 1, prohibiting the passage of the frequency fy through the element AND 6. When the dividers are 9 and 14, correct m, time t during which the trigger 5 tries In the state of the AI O, equal to the counter 1 will be recorded. During this time, the number of pulses. At the same time, due to the presence of dividers 9 and 14, non-uniform pulse sequences of frequencies f and are averaged no less than m times. As a result, the calculation error is reduced (to maintain the speed of the device, the frequency of the reference pulses of the converter 7 must be increased by m times J. When the output of the overflow counter 2 appears, the overflow pulse 5 is set to O, the counter 1 is cleared by the shaping pulse 13 and the calculation cycle repeats. If the switches 10 and 12 are in the position corresponding to the start-to-stop mode, the impulse Trigger 11 is set to the state. At this point, the driver 13 generates an impulse reset pulse, clearing counter 1. The pulse of overflow of counter 2 through the element AND 9 sets the triggers 5 and 11 to the state O, allowing the calculation process. Further operation of the device occurs in the same way as in the automatic mode. After the appearance of a pulse at the output of block 3 Comparison of trigger codes 5 is set to 1. This completes the calculation process. When the next pulse arrives, the start of the calculation process is repeated. Thus, the proposed device, as compared with the prototype, improves the accuracy of the calculated minutes by reducing unevenness sequencers impulsov.preobrazovatel 7 and expand the field of application by providing the cyclic-pitch performing reprographic operations in automatic mode. The specified implementation of the device allows you to dispense with the implementation of the automatic mode
без подключени к шине запуска прототипа дополнительного ге:нератора тактовых импульсов (что усложнило бы конструкцию устройства ), а также обойтись без включени между выходом блока сравнени кодов и входом запуска дополнительного элемента задержки ( что привело бы к значительной асинхронности циклов автоматического выполнени множительно-делительных операций, так как в этом случае изменение времени цикла определ лось бы диапазоном изменени отношени ) without connecting to the prototype trigger bus, an additional r: clock pulse generator (which would complicate the design of the device), and also avoid switching between the output of the code comparison unit and the start input of the additional delay element (which would lead to significant asynchrony of automatic multiplication and division operations) , since in this case the change in cycle time would be determined by the range of change in the ratio)
. Зап1/ск . Zap1 / sk