SU714393A1 - Pulse counting converter - Google Patents

Pulse counting converter Download PDF

Info

Publication number
SU714393A1
SU714393A1 SU731875347A SU1875347A SU714393A1 SU 714393 A1 SU714393 A1 SU 714393A1 SU 731875347 A SU731875347 A SU 731875347A SU 1875347 A SU1875347 A SU 1875347A SU 714393 A1 SU714393 A1 SU 714393A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
adder
block
inputs
multiplier
Prior art date
Application number
SU731875347A
Other languages
Russian (ru)
Inventor
Виктор Павлович Бессмельцев
Виталий Николаевич Бурнашов
Василий Васильевич Воробьев
Виктор Сергеевич Соболев
Original Assignee
Институт автоматики и электрометрии СО АН СССР
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт автоматики и электрометрии СО АН СССР filed Critical Институт автоматики и электрометрии СО АН СССР
Priority to SU731875347A priority Critical patent/SU714393A1/en
Application granted granted Critical
Publication of SU714393A1 publication Critical patent/SU714393A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

(Ji4) СЧЕТНО-ИМПУЛЬСНЫЙ ПРЕОБРАЗОВАТЕЛЬ(Ji4) ACCOUNT CONVERTER

1one

Изобретение относитс  к области артоматики и вычислительной техники и может быть использовано в цифровых приборах с частотными датчиками, например в двухчастотных интерферометрах измерител х параметров движени .The invention relates to the field of automation and computer technology and can be used in digital devices with frequency sensors, for example, in dual-frequency interferometers measuring motion parameters.

Известен счетно-импульсный прео азователь , содержйций делители частоты, накапливающие сумматор, и блок задани  множител , блок нндикашга и блок-управлени .A pulse counting device is known, the frequency dividers accumulating the adder and the multiplier setting unit, the decoupler unit, and the control unit are known.

Однако этот преобразователь н ээможно использовать в приборах с ,двухчастотными датчиками, например- в двухчастотных лазерных измерител х параметров движени , из-за недопустимости одновременной подачи импульсов на оба входа сумматора, так как это устройство использует сумматор дл  умножени  разности чисел импульсов, поступивших на два входа этого преобразовател , на множитель К, соответствующий коэффипиенту перевода указанной разности в измер емую величину.However, this converter can be used in devices with dual-frequency sensors, for example, in dual-frequency laser motion parameters, due to the inadmissibility of simultaneous supply of pulses to both inputs of the adder, since this device uses an adder to multiply the difference in the number of pulses received by two input of this converter, to the factor K, corresponding to the coefficient of conversion of the specified difference into the measured value.

Цель изо етени  - расширение класса решаемых задач в части возможности использовани  с двухчастотными датчиками в преобразователь.The purpose of this is to expand the class of tasks to be solved in terms of the possibility of using them with dual-frequency sensors in the converter.

Это достигаетс  тем, что в счетноимпульсный преофазователь введены генератор , блок корректировки результата, схема вычитани , блок корректировки множител , схема умножени , причем выходы делителей частоты, входы которых подключены к информационной шине и шине опорных сигналов соответственно, соединены со входами ск&лы вычитани , а выход первого делител  частоты и один из выходов схетлы вычитани  соединены This is achieved by introducing a generator, a result correction unit, a subtraction circuit, a multiplier correction block, a multiplication circuit, and the outputs of frequency dividers, whose inputs are connected to the data bus and the reference signal bus, respectively, are introduced into the pulse counting preophaser, and the output of the first frequency divider and one of the outputs of the subtraction circuit are connected

5 со входами блока корректировки результата . Выход второго делител  частоты соединен со входом блока управлени , один из выходов которого подключен к соответствующему входу блока корректировки результата, св занного соответствующим входом с выходом генератора, а выходами - сЬ входами первого накапливающего сумматора, другие входы которого соединены с выходами второго накапливдаэшего су иматора, подключенного входами к выходам вьгчйтатш  и блока задани  мно штел , с выходами схемы умножени , выходы которого подключены к соответствующим выходам накапливающего сумматора и блока корректировки множител ,   с выходом блока управле НИН, Выходы первого накапливающего Сумматора подключены ко входам блока индикации, св занного другим входом с соответствую щим выходом блока упр;авлени . Структурнай схема устройства изображена на чертеже. Г :;-:;. Устройствосодер ;ит дей1ггеле опорной частоты 1 и делитель информационной частоты 2, выходы KOTOptix срединеHbfc собтветствутощимй входами схемы вь1читани  3, а выход последней -С управл ющим вводом накапливающего сумма тора 4. Выход делител  2 и выхой схемы вычитани  3, дающий информацию о совпадении выходных импульсов делителей JL и 2, соединены с сос тветст уюшими входами блока корректировки результата 5, Другие входы которого соедииеньг с блоком управлени  6 и генератором 7. В ходы блока корректировки результата 5 ШейиШмйг ср ВАШИМИ йакапййёШбЩеххз сумматора 8. Втора  rjpynna вхЪдРв сумматора 8 соединена С: бшодайийакапливающего сумматора 4, а трётЬЯ группа входоё - с выходами схемы ; ножени  9 Управл ющий ,вход сумматора 8 ёбШйнен с бйокрм упраштени  6 и блоком индикаПИИ iO. Перва  группа входов схемы умножени  9 соединена с выходами стйрших разр дов сумматора 4, втора  группа входов - с блоком корректировки мнощтел  11. Блок задани  множител  12, вькРДЫ которого соединены со входами второго сумматора 4, вьтолнен в виде набЬра ключей, не изменйемРго в продесее .намерени . ,.. i .,;:: ,:.::,.:,,. J . Преобразователь работает следующим образом. nochejioB8r& ной и информационной частот поступают на входы делителей частоты 1 и 2 соот. ветственно, с выхода делителей последо -: - .-.. ...-.„ „,™«w ,0 ватШЁности импульсов поступают на соо ветствующие входы схемы вычитани  час тот 3. Делители 1, 2 и схема; вычитани  3 служат дл  расширени  частотного диапазона преофазовател . При увеличекии (уменьщении) на единицу текущего эШчёШ:  разности количеств ийнухшсов, поступающих с выходов д€шителей частот 93.4 ин формационкого 2 и опорного 1 сигналов , с выхода вычитани  на управл ющий вход которого сумматора 4 поступает импульс команды и сумматорприбавл ет к своему содержимому (вычитает из сёоего содержимого) значение множител  К, заведенного на его входы-i задани  множител  12. С определенной периодичностью или однократно блок управлени  6 пропускает на соответствующий вход блока корректировки результата 5 импульс с выхода делител  1 частоты рпорного сигнала, который устанавливает триггер блока корректировки результата в единичное состо ние, разрешающее прохождение импульсов генератора 7,на счетчик уточнени , содержащийс  в блоке корректировки результата 5. В нулевое срсто нне этот триггер устанаэливает ближайший по времени импульс , поступающий с выхода делител  частоты информационного сигнала 2 не . совпадающий с импульсом запустившим трИгЬер. После каждой установки в единичное состо ние триггера блока коррек- тирРвки результата 5 с блока управлени  6 на сумматор В подаетс  команда Прибавить к своему содержимому содержимое сумматчэра 4 со знаком, определ емым старшим разр дом сумматора 4. С приходом импульса, устанавливающего в нулевое состо ние триггер блока.корректировки результата 5, с блока управлени  даетс  команда Вьгчесть из содержимого сумматора 8 код блока корректировки ре зультата 5 {т. е. содержимое счетчика уточнени ). Частота генератора 7 выбрана по отнощению к частоте опорного сигнала такой, что. отпадает необходимость в умножений содержимого счетчика блока корректировки результата на . мнРж тепь К, устанавливаемый в блоке задани  множител  12. При каждом игзмерении схема умножени  .9 производит ; умножещ1е содержимого сумматора 4 на относительное отклонение множител  К от значени  последнего, определ емого блоком задани  множител  12, и вводит полученную величину в сумматор 8. Блок индикации 1О служит дл  индикации чис- установившегос  на выходах сумматора 8 по окончании каждого измерени . Окончательный результат измерени  (содержжюе сумматора 8) может быть представлен формулой SC-bt S(t)i- 6к.С-Ь) - содержимое второго сумматора 4, 5сА -содержимое блока корректировки результата 5 ( 5)Ct 5-относительное отклонение множител  К от значени  последнего заданного набором ключей в блоке задани  множител  12; л CJ W-определ етс  в блоке корректировки множител  11. :тор 8 может быть использован и дл  усрёднени  результатов р да иа 1ерений. рмула изобретен и   Счетно-импульсный преобразователь, содержащий делители частоты, блок vn равлени , блок задани  множител , на-ч/ капливаюшие сумматоры, блок индикации, отличающийс  тем, что, с . целью расш ирени  класса решаемых за . дач. в него введены генератор, блок корректировки результата, схема вытаташш, блок корректировки множител , схема умножени , причем Выходы д пителейчаст -. V ты входы которых подключены к тгформашюнной шине и шине опорных сигналов соответственно, соединены со входами, схемы вычитани , ia выход первого делител  частоты и один из выходов схемы вычитани  соеаинены со входами блока корректировки результата, Вьгход второго делител  частоты соединен со входом блока управлени , один из выходов кото ьг , V J-lIT no ОЫЛУДиЬ KUTO рого подключен к сооч-ветствующ&му входу блока Корректировки результата, св -ч зашюго соответствующим входом с выходом генератора, а выходами - со входами первого накаппйва бщегЬ сумматора; другие входы кото|Х)г6 соединены с выходами второго HaKatinHBeiotitего сумматора , подключённого вход ими к выходам схемы вь1читани  и блока задани  множител , с выходами умножени , вхоF -. - -л- л.-.ллч.. д.,1Х1и| jnvirzvnV riWM J ды тоторой подклкиейы :к соответствующим выходам накапливающего сумматора и бдака корректировки множител , и с выходом блока управлени , выходы первого накапливающ руммШра подключены кб входам блока индиКайки, св занного другим входом с сбответстВ: выходом, блока управлени .5 with the inputs of the block adjustment results. The output of the second frequency divider is connected to the input of the control unit, one of the outputs of which is connected to the corresponding input of the correction unit of the result connected with the corresponding input to the output of the generator, and the outputs are connected to the inputs of the first accumulating adder, the other inputs of which are connected to the outputs of the second accumulator, connected to the outputs of the outputs and the unit for setting multiples, with the outputs of the multiplication circuit, the outputs of which are connected to the corresponding outputs of the accumulating adder and bl the adjustment of the multiplier, with the output of the control unit NIN, the outputs of the first accumulating adder are connected to the inputs of the display unit connected by another input with the corresponding output of the control unit; Structure diagram of the device shown in the drawing. G:; -:;. The device contains the reference frequency 1 and the information frequency divider 2, the KOTOptix outputs in the middle of Hbfc are corresponding to the inputs of reading circuit 3, and the output of the latter is with the control input of the sum accumulating torus 4. The output of the divider 2 and the output of the subtraction circuit 3, giving information about the coincidence of output pulses dividers JL and 2, are connected to the co-responsive inputs of the block adjusting the result 5, the other inputs of which are connected to the control block 6 and the generator 7. In the course of the block adjusting the result 5 Sheyi Shmyig av YOUR yakapyyoSHSCH expx of the adder 8. The second rjpynna of the adder 8 of the adder 8 is connected to C: bsdaiyakaplivayushchego adder 4, and the third input group - with the outputs of the circuit; shears 9 Controller, input of the adder 8 ÖbShinen with the biocrm control 6 and the indication block PII iO. The first group of inputs of the multiplication circuit 9 is connected to the outputs of the empty bits of the adder 4, the second group of inputs is connected to the correction unit of the factor 11. The task unit for multiplier 12, the SCRD of which is connected to the inputs of the second adder 4, is filled in the form of a key and does not change PGO. intentions. , .. i.,; ::,:. ::,.: ,,.. J. The Converter operates as follows. nochejioB8r & Noise and information frequencies are fed to the inputs of frequency dividers 1 and 2, respectively. Correspondingly, from the output of the sequence divisors -: - .- .. ...-. „„, ™ “w, 0, the pulses go to the corresponding inputs of the subtraction circuit, the clock is 3. Divisors 1, 2 and the circuit; subtractors 3 serve to expand the frequency range of the preophaser. When increasing (decreasing) per unit of current ESCHE: the difference in the number of IUnitshs coming from the outputs of frequency 93.4 Informational 2 and the reference 1 signals, from the subtraction output to the control input of which the adder 4 receives a command impulse and adds an adder to its content ( subtracts from its contents) the value of the multiplier K acquired at its inputs-i of the assignment of the multiplier 12. At a certain periodicity or once the control unit 6 passes to the corresponding input of the correction unit of the result 5 impulses from the output of the divider 1 frequency of the signal signal, which sets the trigger of the result correction block into one state, allowing the generator 7 pulses to pass to the refinement counter contained in the result correction block 5. At zero, this trigger sets the closest pulse arriving from the output of the frequency divider information signal 2 no. coinciding with the impulse triggered trigger. After each installation in the unit state of the trigger of the correction unit of the result 5 of the control unit 6 to the adder B, the command Add the contents of the summator 4 with the sign determined by the high bit of the adder 4 to its contents. With the arrival of an impulse that sets the zero state trigger block. correction result 5, from the control unit the command is given out of the contents of the adder 8 code of the correction block result 5 {t. e. the contents of the refinement counter). The frequency of the oscillator 7 is chosen relative to the frequency of the reference signal such that. there is no need to multiply the contents of the counter of the result adjustment block by. mRR tep K, set in the task block multiplier 12. At each measure, the multiplication circuit .9 produces; multiplying the contents of adder 4 by the relative deviation of the multiplier K from the value of the latter determined by the assignment block of multiplier 12, and enters the obtained value into the adder 8. The display unit 1O serves to indicate the number 8 at the outputs of the adder 8 at the end of each measurement. The final measurement result (content of adder 8) can be represented by the formula SC-bt S (t) i-6. C-b) - the content of the second adder 4, 5cA is the content of the correction block of the result 5 (5) Ct 5-relative deviation of the multiplier K from the value of the last set of keys set in the task block multiplier 12; l CJ W-determined in the multiplier adjustment block 11.: the torus 8 can also be used to augment the results of a number of different measures. Rmula was invented and a Pulse Changeover Converter containing frequency dividers, a control vn block, a multiplier set block, on / h / dripping adders, a display block, characterized in that, p. The purpose of the extra class is solved for. cottages the generator, the result adjustment block, the circuit of the multiplier, the multiplier adjustment block, the multiplication circuit, and the outputs of the multipliers are entered into it. The V inputs of which are connected to the output bus and the reference signal bus, respectively, are connected to the inputs, the subtraction circuit, the output of the first frequency divider and one of the outputs of the subtraction circuit are connected to the inputs of the result correction unit, the second frequency divider is connected to the input of the control unit, one from the outputs of which, V J-lIT no OUTOUDS KUTO is connected to the corresponding & s input of the block Adjustment of the result, sv-h zasyugo corresponding input with the output of the generator, and the outputs - with the inputs of the first nakapyva more rh adder; The other inputs of which | X) r6 are connected to the outputs of the second HaKatinHBeiotit of its adder, their connected input to the outputs of the reading circuit and the multiplier setting block, with the multiplications, input F -. - -l- l .-. llch .. d., 1Х1и | jnvirzvnV riWM J of this connection: to the corresponding outputs of the accumulating adder and the multiplier correction signal, and with the output of the control unit, the outputs of the first accumulating room are connected to the inputs of the indication unit associated with the other input with voltage: output, control unit.

Claims (1)

Формула изобретен и яClaim Счетно-импульсный преобразователь, содержащий делители частоты, блок управления, капливаюшие сумматоры, блок индикации, отличают и й с я тем, что, с целью расширения класса решаемых задач, в него введены генератор, блок кор-', ректировки результата, схема вычитания, 25 блок корректировки множителя, схема ум-^. ножения, причем выходы делителей часто-'A pulse-counting converter containing frequency dividers, a control unit, accumulating adders, an indication unit, distinguishes the fact that, in order to expand the class of tasks to be solved, a generator, a correction block, result rectification, a subtraction scheme, are introduced into it 25 block adjustment of the multiplier, the circuit um- ^. knives, and the outputs of the dividers are often
SU731875347A 1973-01-05 1973-01-05 Pulse counting converter SU714393A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU731875347A SU714393A1 (en) 1973-01-05 1973-01-05 Pulse counting converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU731875347A SU714393A1 (en) 1973-01-05 1973-01-05 Pulse counting converter

Publications (1)

Publication Number Publication Date
SU714393A1 true SU714393A1 (en) 1980-02-05

Family

ID=20540240

Family Applications (1)

Application Number Title Priority Date Filing Date
SU731875347A SU714393A1 (en) 1973-01-05 1973-01-05 Pulse counting converter

Country Status (1)

Country Link
SU (1) SU714393A1 (en)

Similar Documents

Publication Publication Date Title
SU714393A1 (en) Pulse counting converter
SU758473A1 (en) Frequency multiplier
SU1187093A2 (en) Comparator of closely spaced frequencies
SU961118A2 (en) Digital double-phase shaper of sine signals
SU714303A1 (en) Digital follow-up meter of period and period deviations
SU1651227A2 (en) Method for determination of phase shift
SU766024A1 (en) Follow-up frequency meter
SU748270A1 (en) Digital meter of deviation of frequency from rating
SU1033979A1 (en) Spectrum analyzer
SU661399A1 (en) Digital follow-up phase meter
SU1368891A1 (en) Device for determining boundaries of confidence interval of small-volume samples
SU432418A1 (en) DIGITAL MEASURING DEVICES FOR PHASE SHIFTS BETWEEN TWO VIBRATIONS OF NOMINAL VALUE
SU1358103A1 (en) Digital device for phase synchronization
SU1057878A1 (en) Infra low-frequency phase meter
SU771683A1 (en) Trigonometric function generator
SU744610A2 (en) Multichannel device for selection of mean value minimum
SU1596446A2 (en) Digital multiplier of recurrence rate of periodic pulses
SU777824A1 (en) Retunable pulse repetition frequency divider
SU760150A1 (en) Shaft angular position-to-code converter
SU960653A1 (en) Device for measuring frequency signal fluctuation
SU888162A1 (en) Displacement-to-code converter
SU470814A1 (en) Device for selecting the minimum averaged value
SU1018203A1 (en) Digital sine signal oscillator
SU834823A1 (en) Digital pulse repetition frequency multiplier
SU1256226A1 (en) Phase synchronization device