SU748270A1 - Digital meter of deviation of frequency from rating - Google Patents

Digital meter of deviation of frequency from rating Download PDF

Info

Publication number
SU748270A1
SU748270A1 SU762425362A SU2425362A SU748270A1 SU 748270 A1 SU748270 A1 SU 748270A1 SU 762425362 A SU762425362 A SU 762425362A SU 2425362 A SU2425362 A SU 2425362A SU 748270 A1 SU748270 A1 SU 748270A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
frequency
block
input
inputs
Prior art date
Application number
SU762425362A
Other languages
Russian (ru)
Inventor
Роман Антонович Воробель
Валерий Богданович Дудыкевич
Тарас Григорьевич Галамай
Инна Игнатьевна Уланова
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU762425362A priority Critical patent/SU748270A1/en
Application granted granted Critical
Publication of SU748270A1 publication Critical patent/SU748270A1/en

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

(54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ОТКЛОНЕНИЯ(54) DIFFERENT DIFFUSION METER

ИЗМЕРЯЕМОЙ ЧАСТОТЫ ОТ НОМИНАЛЬНОЙMEASURED FREQUENCY FROM NOMINAL

1one

Изобретение относитс  к электроизмерительной технике.This invention relates to electrical measuring technology.

Известен цифровой измеритель отклрнени  измер емой частоты от номинальной , содержащий формирователь импульсов, ключи, генератор образцовой частоты, счетчик импульсов, схема совпадени ,интегратор с последовательным переносом,схемы сравнени  кодов и р д других вспомогательных элементов 1 . Это устройство характеризуетс  низким быстродействием и чрезмерно сложно. Кроме того, данное устройство не обеспечивает возможности работы в след щем режиме ,A digital deviation meter of the measured frequency from the nominal one is known, comprising a pulse shaper, keys, an exemplary frequency generator, a pulse counter, a coincidence circuit, a sequential transfer integrator, a code comparison circuit, and a number of other auxiliary elements 1. This device is slow and overly complicated. In addition, this device does not provide the possibility of operating in the following mode,

Наиболее близким по технической сущности к изобретению  вл етс  .измеритель отклонени  средней частоты импульсного потока, содержащий формирователь импульсов, ключ, формирователь интервалов времени, генератор образцовой частоты, счетчик импульсов, блок управлени , схему . инверсии индикации и блок индикации 2J .The closest to the technical essence of the invention is a measuring device of a deviation of the average frequency of a pulsed flow, comprising a pulse shaper, a key, a time interval shaper, an exemplary frequency generator, a pulse counter, a control unit, a circuit. display inversion and display unit 2J.

Однако это устройство также характеризуетс  невысоким быстродействием и, кроме того, не обеспечивает непрерывной индикации результата измерений.However, this device is also characterized by low speed and, moreover, does not provide continuous indication of the measurement result.

Цель изобретени  - .повышение быстродействи  устройства.The purpose of the invention is to increase the speed of the device.

5 Это достигаетс  тем, что в цифровой измеритель отклонени  измер емой частоты от номинальной, содержащий блок управлени , первый и второй входы которого подключены к первым5 This is achieved by the fact that in a digital meter the deviation of the measured frequency from the nominal one, containing a control unit, the first and second inputs of which are connected to the first

О выходам реверсивного счетчика, вторые выходы которого соединены с первь1ми входами блока элементов совпадений, вторые входы которого подключены к выходам счетчика импульсов,About the outputs of the reversible counter, the second outputs of which are connected to the first inputs of the block of elements of coincidence, the second inputs of which are connected to the outputs of the pulse counter,

15 введен блок сложени -вычитани , вход которого подключен к .выходу блока элементов совпадений, выходы подключены к третьему и четвертому входам блока управлени , выход которого15, an addition-subtraction unit is inputted, the input of which is connected to the output of the block of elements of coincidence, the outputs are connected to the third and fourth inputs of the control unit, the output of which

20 соединен с вычитающим входом ревер- сивного счетчика и с входом счет-. чика импульсов.20 is connected to the subtractive input of the reversing counter and to the input of the counter-. pulse impulses.

На чертеже представлена структурна  схема цифрового измерител .The drawing shows a block diagram of a digital meter.

25 Он содержит реверсивный счетчик 1, блок 2 элементов совпадений., счетчик 3 импульсов, блок 4 сложени вычитани  и блок 5 управлени .25 It contains a reversible counter 1, a block of 2 coincidence elements, a counter of 3 pulses, a block 4 of subtraction and a block 5 of control.

Блок 4 сложени -вычитани  состоитBlock 4 add-reading consists of

Claims (2)

30 из схемы сложени  чпстЬт на элементе ИЛИ и элементе задержки и схемы вы тани  частот на триггере и элемент И, а блок 5 управлени , состоит из триггера и переключатели на двух элементах совпадени  и элементе ИЛ Устройство работает следующим образом. В исходном состо нии разр ды ре версивного счетчика 1 наход тс  в нулевых состо ни х, а блок 4 приведен в режим сложени  входных час тот, т.е. частота на выходе счетчи ка 3 равна f f +f - (1 2 X 1 где fy - измер ема  частота; f - частота следовани  импуль сов на выходе счетчика 3 равна Р Zr . П I . (2 где Z - число, содержащеес  в счет ; 1; N - коэффициент пересчета счет чиков 1 и 3. Из выражений (1) и (2) получим f JJt-N (3 В установившемс  режиме при раве стве частот и поступающей на входы , счетчика 1 частоте fc .-Nm / f f Nm-Z. откуда fo где Af - отклонение измер емой час тоты от номинальной. Результат, определ емый выражен ми (5) и (6), будет получен при о х Если fj( fQ / то частота следовани  импульсов на вХОде вЁйй ни счетчика 1, равна  сумме и тем более превышает fo . Поэтому чи ло в счетчике 1 уменьшаетс . Сигна с одного из разр дбв счётчика 1, свидетельствующий об уменьшении числа Z,поступает на блок 5, кото рый при этом переводит блок 4 из режима сложени  в режим вычитани . Тогда .. (7) Из уравнений (2)-и (7) получим -N. г N, в установившемс  режиме откуда В обоих случа х число 2 наход щеес  в реверсивном счетчике 1, будет указывать относительную величину отклонени  измер емой частоты от номинальной . Если fp 7 fy, то частота следовани  импульсов на входе вычитани  i счетчика 1. равна разности fx иf , и тем более меньше fo . Поэтому число в. счетчике 1 растет. Сигнал с одного из разр дов счетчика 1, свидетельствующий об увеличении числа Z, поступает на блок 5, который при этом переводит блок 4 из режима вычитани  в режим сложени . В установившемс  режиме число Z в счетчике 1 будет равно 5. Если частоты f и f не измен ютс , то в установившемс  режиме число Z посто нно: Если одна из частот измен етс , то происходит измерение только этого приращени , и число Z получает некоторое приращение AZ. Это измерение приращени  требует во много раз -меньшего времени , чем врем  одного такта в известных устройствах. Благодар  тому, что число Z следит за изменением отклонени  f от f(y , в предлагаемом устройстве могут осуществл тьс  непрерывное считывание и индикации результата измерени . Формула изобретени  Цифровой измеритель, отклонени  измер емой частоты от номинальной, содержащий блок управлени , первый и второй входы которого подключены к первым выходам реверсивного счетчика, вторые выходы которого соединены с первьнии . входами блока элементов совпадений, вторые входы которого подключены к выходам счетчика импульсов, отлич. ающий с  .тем, что, с целью повышени  быстродействи , в него введен блок сложени -вычитани , вход которого соедине.н с выходом блока элэментов совпадений, а выходы подключены к. третьему и четвертому - входам блока управлени , выход которого соединен с вычитайщим входом реверсивного счетчика и с входом счетчика импуль .сов. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 300833, кл. G 01 R 17/00, 1969. 30 of the add-on circuit on the OR element and the delay element and the frequency extraction circuit on the trigger and the AND element, and the control unit 5, consists of the trigger and switches on the two coincidence elements and the IL element. The device operates as follows. In the initial state, the bits of the reverse counter 1 are in zero states, and block 4 is in the addition mode of the input clock, i.e. the output frequency of counter 3 is equal to ff + f - (1 2 X 1 where fy is the measured frequency; f is the pulse frequency at the output of counter 3 is equal to Р Zr. П I. (2 where Z is the number contained in ; 1; N is the conversion factor of counters 1 and 3. From expressions (1) and (2) we get f JJt-N (3 In steady-state mode at equal frequencies and incoming to the inputs of counter 1 frequency fc. -Nm / ff Nm-Z, from where fo where Af is the deviation of the measured frequency from the nominal one. The result, defined by expressions (5) and (6), will be obtained at about x If fj (fQ / then the pulse frequency at the input does not count 1 is equal to the sum and, moreover, exceeds fo.Therefore, the number in counter 1 decreases. The signal from one of the bits of dBv of counter 1, indicating a decrease in the number Z, goes to block 5, which at the same time transforms block 4 from addition mode to subtraction mode. Then .. (7) From equations (2) -and (7) we get -N. g N, in the steady state, from where In both cases, the number 2 in the reversible counter 1 will indicate the relative deviation value of the measured frequency from nominal. If fp 7 fy, then the pulse repetition rate at the input of the subtraction i of counter 1. is equal to the difference fx and f, and the more so the smaller fo. Therefore, the number in. counter 1 is growing. The signal from one of the bits of counter 1, indicating an increase in the number Z, enters block 5, which in this case transfers block 4 from the subtraction mode to the addition mode. In the steady state, the number Z in counter 1 will be 5. If the frequencies f and f do not change, in the steady state the number Z is constant: If one of the frequencies changes, then only this increment is measured, and Z is incremented AZ. This increment measurement requires much less time than the time of one clock cycle in known devices. Due to the fact that the Z number monitors the change in the deviation of f from f (y, in the proposed device, continuous reading and indication of the measurement result can be carried out. The invention The digital meter, the deviation of the measured frequency from the nominal, containing a control unit, the first and second inputs of which connected to the first outputs of the reversible counter, the second outputs of which are connected to the primary. inputs of the block of elements of coincidence, the second inputs of which are connected to the outputs of the pulse counter, different to. , in order to improve speed, an addition-subtraction unit was entered into it, the input of which is connected to the output of the coincidence cell, and the outputs are connected to the third and fourth to the inputs of the control unit whose output is connected to the subtracting input of the reversible counter and to the input of the counter impulse. Sources of information taken into account in the examination 1. The author's certificate of the USSR No. 300833, class G 01 R 17/00, 1969. 2.Авторское свидетельство СССР № 324586 кл. G 01 R 23/10, 1969.2. USSR author's certificate number 324586 cl. G 01 R 23/10, 1969. ;.7 й;;-&,. ; 748270; .7 th ;; - &,.; 748270
SU762425362A 1976-12-01 1976-12-01 Digital meter of deviation of frequency from rating SU748270A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762425362A SU748270A1 (en) 1976-12-01 1976-12-01 Digital meter of deviation of frequency from rating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762425362A SU748270A1 (en) 1976-12-01 1976-12-01 Digital meter of deviation of frequency from rating

Publications (1)

Publication Number Publication Date
SU748270A1 true SU748270A1 (en) 1980-07-15

Family

ID=20684852

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762425362A SU748270A1 (en) 1976-12-01 1976-12-01 Digital meter of deviation of frequency from rating

Country Status (1)

Country Link
SU (1) SU748270A1 (en)

Similar Documents

Publication Publication Date Title
SU748270A1 (en) Digital meter of deviation of frequency from rating
SU978063A1 (en) Digital frequency meter
SU622070A1 (en) Digital function generator
SU864578A1 (en) T flip-flop
SU691862A1 (en) Apparatus for computing logarithmic functions
SU572933A1 (en) Frequency divider with fractional division factor
SU1033979A1 (en) Spectrum analyzer
SU547704A1 (en) Method and device for measuring frequency deviations from nominal value
SU894720A1 (en) Function computing device
SU928345A2 (en) Discrete pulse repetition frequency multiplier
SU746921A1 (en) Code-to-pulse repetition frequency converter
SU1613998A1 (en) Apparatus for measuring daily rate of time piece
SU542338A1 (en) Periodic pulse frequency multiplier
SU824436A1 (en) Percentage digital measuring converter
SU788026A1 (en) Digital phase meter for measuring phase shift mean value
SU960721A1 (en) Device for measuring time intervals
SU1427360A1 (en) Dividing device
SU414543A1 (en)
SU590750A1 (en) Device for effecting rapid fourier transformation
SU516061A1 (en) Pulse frequency computing device
SU961118A2 (en) Digital double-phase shaper of sine signals
SU508925A1 (en) Analog-to-digital converter
SU750480A1 (en) Device for comparing numbers with tolerances
SU951304A1 (en) Multiplication device
SU1279046A1 (en) Pulse repetition frequency multiplier