Изобретение относитс к области дис ретно-аналоговой техники, а именно, к частотно-импульсным системам. Известен преобразователь кода в частоту следовани импульсов, содержащий в контуре регулировани управл емый аналоговым сигналом, пропорциональным .входному коду, генератор выходной частоты , у которого в цепи обратной св зи включен блок сравнени образцовой частоты и частоты, пропорциональной выкод ной частоте преобразовател и обратной пропорциональной входного кода И , Такой преобразователь имеет низкое быстродействие из-за большой инерционности цепи обратной св зи, Наиболее близким техническим решением к данному изобретению вл етс преобразователь, который содержит генератор образцовой частоты, устройство преобразовани входного кода в аналоговый сигнал, управл емый генератор импульсов , на выходе которого включен управл емый делитель частоты с коэффициентом делени , пропорциональным входному коду, блок сравнени частот, один вход которого соединен с выходом управл емого делител частоты, а второй jc выходом генератора образцовой частоты , накапливающий сумматор ошибки и суммирующий элемент, один вход которого соединен с выходом устройства преобразовани входного кода в аналоговый сигнал, второй вход - с выходом накапливающего сумматора ошибки, а выход со входом управл емого генератора частоты 2j. . Недостатком известного преобразовател вл етс низка динамическа точность и невысокое быстродействие. Цель изобретени - повышение динамической точности и быстродействи преобразовател . Поставленна цель достигаетс тем, что в преобразователь кода в частоту следовани импульсов, содержащий генеparop образцовой частоты, устройство преобразовани входного кода в аналоговый сигнал, управл емый генератор импульсов , на выходе которого включен управл емый делитель частоты с коэффициентом делени , пропорциональным входному коду, блок сравнени частот, один вход которого соединен с выходом управлаемого делител частоты, а второй - с выходом генератора образцовой частоты , накапливающий сумматор ошибки и суммирующий элемент, один вход которого соединен с выходом устройства преобразовани входного кода в аналоговый сигнал, второй вход - с выходом накап- ливающего сумматора ошибки, а выход - со входом управл емого генератора частоты введен триггер со счетным входом, Д1за триггера с раздельными входами, два элемента задержки, два логических элемента И и два логических э емента ИЛИ, причем выход управл емого делител частоты соединен со входом тригге- Со счетным входом, соединенного выходйми с первыми входами триггеров с раздельными входами, в каждом из которых первый выход соединен через элеivJeHT задержки со вторым входом, первые входы логических элементов ИЛИ соединены с выходом блока сравнени частот, второй вход каждого логического элемента ИЛИ соединен с выходом соответствующего логического элемента И, потенциальные входы первого логического элеме та И соединены с первыми выходами триггеров с раздельными входами, потенциальные входы второго логического эле мента И соединены со вторыми выходами тех же триггеров, выходы Логических элементов ИЛИ соединены со входами накапливающего сумматора ошибки, а дополнительный выход генератора образцовой частоты соединен с импульсными вх дами логических элементов И, На чертеже приведена структурна схема преобразовател . Преобразователь содержит устройство преобразовани входного кода в аналоговый сигнал 1, управл емый генератор импульсов 2, выход которого соединен с входом управл емого делител частоты 3 коэффициент делени которого пропорционален входному коду, генератор образцовой частоты 4, с выхода которого снимаетс образцова частота i,; а с дополнйтельнъгр выхода - частота пт , где коэффициент т 1, два логических элемента ИЛИ 5, блок сравнени частот 6, накапливающий сумматор ошибки 7, су мирующий элемент 8, триггер со счетным входом 9, включенный на выходе управл емого делител частоты, два триггера с раздельными входами 10, два элемента задержки 11, два логических элемента И 12. Импульсные вкоцы элементов 12 подключены к дополнительному выходу генератора 4. Потенциальные входы первого элемента 12 соединены с первыми выходами триггеров 10, а потенциальные входы второго элемента 12 - со вторыми выходами тех же триггеров 10. Выход каждого элемента 12 соединен со входом одного из элементов 5. Второй вход каждого логического элемента ИЛИ 5 соединен с одним из выходов блока сравнени частот 6. Выходы элементов 5 соединены со входами накапливающего сумматора ошибки 7, выход которого соединен со входом суммирующего эле мента 8. Второй вход суммирующего элемента 8 соединен с выходом устройства 1. Выход суммирующего элемента 8 соединен со входом управл емого генератора 2. Каждый элемент задержки 11 включен между первым выходом и вторым входом триггера 1О. Преобразователь работает следующим образом. Входной код N поступает на входы устройства 1. Аналоговый сигнал с выхода устройства 1 через суммирующий элемент В подаетс на вход управл емого генератора 2, на выходе которого устанавливаетс приближенное значение выходной частоты i gjjj , пропорциональное входному коду. Частота i ,,( делитс в управл емом делителе 3 на число, пропорциональное , входному коду. Выходна частота управл емого делител 3 сравниваетс блоком 6 с образцовой частотой 40 и одновременно подаетс на счетный вход триггера .9, который вл етс входом устройства выделени разности периодов образцовой частоты f и частоты с выхода управл емого делител 3. Триггер 9 поочередно устанавливает триггеры 10 в состо ние, при котором открываютс элементы 12. В этом состо нии триггеры 10 наход тс посто нное врем , определ емое элементами задержки. 11 и равное периоду образцовой частоты $0 Элементы 12 буДуТ открыты H.ivi час лоты плЕр в тече1 ие времени, равного разности периодов образцовой частоты и частоты с выхода управл емого делител 3. Если эта разность больше периода частоты rnto на Bbistoae одногоThe invention relates to the field of discrete analog technology, namely, to the frequency-pulse systems. A known code-to-pulse frequency converter, containing in the control loop, is controlled by an analog signal proportional to the input code, an output frequency generator, in which a reference frequency and frequency comparison unit proportional to the output frequency of the converter and inversely proportional to the input frequency are turned on in the feedback circuit. code AND, Such a converter has a low speed due to the large inertia of the feedback circuit, the closest technical solution to this invention is a converter that contains an exemplary frequency generator, an input code conversion device into an analog signal, a controlled pulse generator, the output of which includes a controlled frequency divider with a division factor proportional to the input code, a frequency comparison unit, one input of which is connected to the output of the control frequency divider, and the second jc generator output of the reference frequency, accumulating an error adder and a summing element, one input of which is connected to the output of the device Entering the input code into the analog signal, the second input with the output of the error accumulator, and the output with the input of the controlled frequency generator 2j. . A disadvantage of the known converter is low dynamic accuracy and low speed. The purpose of the invention is to increase the dynamic accuracy and speed of the converter. The goal is achieved by converting a code to an impulse frequency, containing a parop generic frequency, a device for converting an input code into an analog signal, a controlled pulse generator, the output of which includes a controlled frequency divider with a division factor proportional to the input code, a comparison unit frequency, one input of which is connected to the output of the controlled frequency divider, and the second - to the output of the generator of the reference frequency, accumulating an error adder and summing element t, one input of which is connected to the output of the input code conversion device to the analog signal, the second input - with the output of the accumulator error accumulator, and the output - with the input of the controlled frequency generator, a trigger with a counting input, a trigger with separate inputs, two elements delays, two logical elements AND and two logical elements OR, and the output of the controlled frequency divider is connected to the trigger input. With a counting input connected to the first triggers with separate inputs, each x the first output is connected via elejeHT delay to the second input, the first inputs of logical elements OR are connected to the output of the frequency comparison unit, the second input of each logical element OR is connected to the output of the corresponding logical element AND, the potential inputs of the first logical element And are connected to the first outputs of the trigger elements separate inputs, potential inputs of the second logical element AND are connected to the second outputs of the same triggers, outputs of the logical elements OR are connected to the inputs of the accumulating logic an error accumulator, and an additional generator output of an exemplary frequency is connected to the pulse inputs of the AND logic elements. The drawing shows a block diagram of the converter. The converter contains a device for converting an input code into an analog signal 1, a controlled pulse generator 2, the output of which is connected to the input of a controlled frequency divider 3, whose division factor is proportional to the input code, a sample frequency generator 4, which output sample frequency i is taken from ;; and with additional output is the frequency pt, where the coefficient is t 1, two logical elements OR 5, frequency comparison block 6, error accumulator accumulator 7, integral element 8, trigger with counting input 9, connected at the output of the controlled frequency divider, two triggers with separate inputs 10, two delay elements 11, two logical elements AND 12. Pulse terminals of elements 12 are connected to an additional output of generator 4. Potential inputs of the first element 12 are connected to the first outputs of the trigger 10, and potential inputs of the second element 12 - with the second outputs of the same triggers 10. The output of each element 12 is connected to the input of one of the elements 5. The second input of each logic element OR 5 is connected to one of the outputs of the frequency comparison unit 6. The outputs of the elements 5 are connected to the inputs of the error accumulator 7, the output of which connected to the input of the summing element 8. The second input of the summing element 8 is connected to the output of the device 1. The output of the summing element 8 is connected to the input of the controlled oscillator 2. Each delay element 11 is connected between the first output and the second input of the trigger 1O. The Converter operates as follows. The input code N is fed to the inputs of the device 1. The analog signal from the output of the device 1 through the summing element B is fed to the input of the controlled oscillator 2, the output of which sets an approximate value of the output frequency i gjjj proportional to the input code. Frequency i ,, (divided in control divider 3 by a number proportional to the input code. Output frequency of control divider 3 is compared by block 6 with reference frequency 40 and simultaneously applied to the counting input of trigger .9, which is a device for allocating period difference an exemplary frequency f and a frequency from the output of the controlled divider 3. The trigger 9 alternately sets the triggers 10 to the state in which the elements 12 are opened. In this state the triggers 10 are constant time determined by the delay elements. 11 and equal to the period of the exemplary frequency $ 0 Elements of 12 buDuT open H.ivi platter loops for a period of time equal to the difference between the periods of the reference frequency and the frequency from the output of the controlled divider 3. If this difference is greater than the period of the rnto frequency by Bbistoae of one
из элементов 12 за один период образцовой частоты,по витс пачка импульсов частоты &д.. количество, импульсов в которой пропорционально разности периодов образцовой частоты i и частоты с выхода управл емого делител 3.of elements 12 in one period of the exemplary frequency, there is a bundle of frequency pulses & d. number, of pulses in which is proportional to the difference of the periods of the exemplary frequency i and the frequency from the output of the controlled divider 3.
Сигнал с выхода каждого элемента 12 подаетс через свой элемент 5 на вход накапливающего сумматора ошибки 7, выходной сигнал которого в качестве отрицательной обратной св зи поступает через суммирующий элемент 8 на вход управл емого генератора 2, Если раз ность периодов образцовой частоты и частоты с выхода управл емого делител 3 меньше периода частоты гп , то регулирование происходит только по сигналу с выхода блока сравнени частот 6 Процесс регулировани заканчиваетс при равенстве частоты с выхода управл емого делител 3 и образцовой частоты to , т. е. когда на выводе преобразовател установитс частота ft -iu-fThe signal from the output of each element 12 is fed through its element 5 to the input of the accumulating error accumulator 7, the output of which as a negative feedback is fed through summing element 8 to the input of the controlled oscillator 2, If the difference between the periods of the reference frequency and the frequency from the control output splitter 3 is less than the period of frequency hp, then the regulation occurs only on the signal from the output of the frequency comparison unit 6. The adjustment process ends when the frequency from the output of the controlled divider 3 is equal and exemplary frequency to, i.e. when the frequency ft -iu-f is set on the output of the converter
Преимущество предлагаемого преобразовател состоит в том, что создаетс возможность значительно сократить Bpieм установлени выходной частоты преобразовател И уменьшить динамическую погрешность при сохранении высокой статической точности.The advantage of the proposed converter is that it creates the possibility of significantly reducing the output converter frequency by adjusting the converter B and reducing the dynamic error while maintaining high static accuracy.