-. Изобретение относитс к измерительной технике и может быть использовано дл определени косинусньох и синусных составл ющих или амплитуд и начальных фаз гармоник периодических сигналов. . Известен анализатор спектра, который содержит преобразователь код напр жение , умножитель частоты,- блок формировани констант, счетчик, ключ комбинационный сумматор, блок вычислени и индикации, причем вход устройства подключен к умножителю часто ты и преобразователю код-напр жение управл ющие входы которого через, бло формировани констант св заны с выходами комбинационно.го сумматора ClJ К недостаткам известного устройства относ тс во-Первых, низка точ ность, обусловленна аддитивными погрешност ми интеграторови вли ние высших гармоник, так как значениеко эффициента умножени частоты N огра ничено сверху длительностью стробирующих импульсов на ключи и временем преобразовани кода в.число импульсов преобра зователем (коэффициент умножени частоты N не может быть .больше отношени длительности перио да входного сигнала Т к сумме,.вре мени длительности переходных процес сов в ключах ,и времени преобразовани кода в число импульсов,практически N;$60 при частоте основной гармоники 50 Гц ), во-вторых, недостаточное быстродействие ( длитель- ность цикла измерени при самых не-: благопри тных начальных услови х равна ). Это затрудн ет исполь зование известного устройства дл измерени гармоник сигнала, у котог рого амплитуда и углы сдвига..фазы измен ютс во времени. . . Цель изобретени - повышение точ ности и быстродействи устройства. .. . Поставленна цель достигаетс тем, что в анализатор спектра содержащий .преобразователь код- напр жение,умно житель частоты,блок формировани конс тант.,комбинационный сумматор, счетчик И блок вычислени .и индикаци ,причем вход устройства подключен к умножителю частоты и преобразователю код напр жение, управл ющие входы которого через блок формировани констант св заны с выходами комбинационного сумматора, введены нака-пливающий сумматор, распределитель им .пульсов и последовательно соединенные преобразователь напр жение код , второй комбинационный сумматор , и запоминающий элемент, выхо-ды которого соединены с первым ВХОДОМ блока вычислейи и индикации , при этом выход-преобразовател код-- напр жение подключен к входу преобразовател напр жение код , вторые входы второго комбинационного сумматора соединены с выходами запоминающего элемента, выход умножител частоты через распределитель импульсов и счетчик св зан :с вторым входом блока вычислени и индикации и первым входом накапливающего сумматора, выходы которого соединены с входами первого комбинационного сумматора, второй вход которого св з.ан с вторым входом запоминающего элемента и вторым выходом с.четчика, выходы распределител . импульсов подклк)чены к. управл ющим входам преобразо вател напр жение - код, запоминающего элемента и накапливающего, сумматора . На чертеже приведена блок-схема . анализатора спектра. Входна шина подключена к последовательно соединенным преобразователю 1 код - напр жение (ПКН, преобразователю 2 напр жение -код, (ПНК), комбинационному сумматору 3/ запоминающему элементу 4, блоку 5 вычислени и индикации, состо щему из вычислительного блока 6 и блока 7 индикации, причем выходы запоминающего элемента 4 св заны с вторыми входами сумматора 3.Входна шина подключена также через последовательно соединенные умножитель 8 частоты, распределитель 9 импульсов и счетчик 10 к входу запуска вычислительного блока 6. Накапливающий Сумматор 11 через, комбинационный сумматор 12 и блок 13 формировани констант св зан с управл ющими вхо-: дами ПКН 1. В.ХОД установки в нуль сумматора 11 подключен к выходу счетчика 10, а управл ющий вход сум- матора 12 и адресна шина запоминающего элемента А св заны с выходом первого триггера счетчика 10, Выходы распределител 9 импульсов соединены с управл ющими входами ПНК 2, запоминающего элемента 4 и сумматора 11-. . Устройство работает следующим образом. Один цикл работы устройства соответствует одному периоду Т, входного сигнала Uy, который поступает на входы ПКН 1 и умнр жител 8 частоты. Работа устройств синхронизируетс выходными импульсами умножител 8 частоты, период следовани которых равен TX/I г где N - коэффициент умножени частоты . Эти импульсы поступают на распределитель 9 импульсов, который формирует импульсы, синхронизирующие запуск ПНК 2, запись в запоминающий элемент 4, моменты суммировани сумматора 11, распределитель 9 формирует также имл пульс, поступающий на счетный вход счетчика 10, емкость которого раз-. The invention relates to a measurement technique and can be used to determine cosine and sine components or amplitudes and initial phases of periodic signal harmonics. . A spectrum analyzer is known which contains a voltage code converter, a frequency multiplier, —constant generation unit, a counter, a key combinational adder, a calculation and indication unit, and the device input is connected to a frequency multiplier and whose code-voltage converter controls, Formation of constants is associated with the outputs of the Raman adder ClJ. The disadvantages of the known device are, firstly, low accuracy due to additive errors of the integrators and the effect of higher x harmonics, since the value of the frequency multiplication factor N is limited from above by the duration of gating pulses to the keys and the code conversion time by the number of pulses by the converter (the multiplication factor N can not be greater than the ratio of the duration of the input signal T to the sum, time. the duration of transients in the keys, and the time for code conversion to the number of pulses, is practically N; $ 60 at the fundamental harmonic frequency of 50 Hz), secondly, insufficient speed (the duration of the measurement cycle when most non-: favorable initial conditions are equal). This makes it difficult to use a known device for measuring signal harmonics, whose amplitude and shear angles. The phases change in time. . . The purpose of the invention is to improve the accuracy and speed of the device. .. The goal is achieved by the fact that the spectrum analyzer contains a code-voltage converter, a frequency multiplier, a controller, a combinator, a combinational adder, a counter, and a calculation block. And an indicator, the device input being connected to a frequency multiplier and a voltage code converter. , the control inputs of which are connected to the outputs of the combinational admitter through the constants forming unit, the accumulating adder, the pulse distributor and serially connected voltage converter code are entered, the second combinational adder, and a storage element, the outputs of which are connected to the first INPUT of the computational and indication unit, the output converter code - the voltage is connected to the input of the voltage converter code, the second inputs of the second combinational adder are connected to the outputs of the storage element, the output of the frequency multiplier through the pulse distributor and the counter is connected: with the second input of the calculating and display unit and the first input of the accumulating adder, the outputs of which are connected to the inputs of the first combination Ion adder, the second input of which is connected to the second input of the storage element and the second output of the counter, the outputs of the distributor. The pulses are connected to the control inputs of the voltage transducer — the code of the storage element and the accumulator accumulator. The drawing shows a block diagram. spectrum analyzer. The input bus is connected to serially connected converter 1 code - voltage (PKN, converter 2 voltage - code, (PNK), combinational adder 3 / memory element 4, unit 5 for calculation and display, consisting of computer unit 6 and block 7 for indication The outputs of the storage element 4 are connected to the second inputs of the adder 3. The input bus is also connected via a serially connected frequency multiplier 8, a pulse distributor 9 and a counter 10 to the start input of the computing unit 6. Accumulating Sum the torus 11 through, the combinational adder 12 and the block 13 for the formation of constants are connected with the control inputs of the PKN 1. The output of the set to zero of the adder 11 is connected to the output of the counter 10, and the control input of the adder 12 and the address bus of the memory element A is connected to the output of the first trigger of the counter 10, the outputs of the distributor 9 pulses are connected to the control inputs of the PNK 2, the storage element 4 and the adder 11. - The device operates as follows. One cycle of operation of the device corresponds to one period T, the input signal Uy, which is fed to the inputs of the PCN 1 and the frequency converter 8. The operation of the devices is synchronized by the output pulses of the frequency multiplier 8, the period of which is equal to TX / I g where N is the frequency multiplication factor. These pulses arrive at the pulse distributor 9, which generates pulses that synchronize the start of the NCP 2, write to the storage element 4, the moments of summation of the adder 11, the distributor 9 also generates the pulse arriving at the counting input of the counter 10, the capacitance of which