Claims (3)
20 первого из.,которых соединены с ynpaifл ющими входами делител частоты, подключенного выходом к выходу устройства , генераторы опорной частоты. 3 блок формировани кода суммы, входы которого соединены с выходами двух блоков выделени периодов, подключенных первыми входами к соответству щим входам устройства, а вторыми вхо дамй - к вьпсоду первого генератора опорной частоты, делитель частоты и умножитель частоты, подключенный счетным входом к выходу второго гене ратора опорной частоты, управл ющими входами - к выходам блока формироваки кода суммы, а выходом - к счетно му входу дополнительного делител частоты, выход которого соединён со счетным входом основного делител частоты, а отправл ющие входы - с выходами второго счетчика импульсов, причем входы обоих счетчиков подключены к выходам соответствующих блоков выделени периодов. Недостатком этого устройства вл етс невозможность одновременного получени суммарной и разностной . частот. Целью изобретени вл етс расширение области применени устройства за счет одновременного получени суммарной и разностной частот. Дл достижени поставленной цель устройство дл алгебраического сумми ровани частот, содержащее генератор опорной ча стоты, два к;дача, два счет чика, сумматор, делитель частоты и умножитель частоты, причем выход генератора опорной частотм подключен к инвестионным входам первого и второго KJBoчeй, управл ющие входы которых соединены соответственно с первы и вторым входами устройства, выходы первого и второго ключей соединены соответственно с входами первого и второго счетчиков, выход сумматора подключен к управл ющему входу умножител частоты, два регистра, два. блока задержки, вычитатель и второй умножитель частоты, причем выходы первого и второго счетчиков подклю- чены к информационным входам соответствующих регистров, выходы которы подключены к выходам сумматора и вычитател соответственно, выход вычитател подключен к управл ющему входу второго умножител частоты, выход первого регистра подключен к управл щему входу делител частоты, инФорма ционньш вход которого подключен к второму входу устройства, а выход соединен с информационными входами умножителей частоты, выходы которых 84 вл ютс выходами устройства, первый и второй входы устройства подключены к входам соответственно первого и : второго блоков задержки, первые выходы которых подключены к установочным входам соответствующих счетчиков, а вторые выходы - к входам записи соответствующих регистров. На чертеже представлена блок-схема предлагаемого устройства. Устройство содержит ключи 1 и 2, счетчики 3 и 4, регистры 5 и 6, вычитатель 7, сумматор 8с выходом 9, делитель 0 частоты, умножители 11 и 12 частоты, блоки 13 и 14 задержки, генератор 15 опорной частоты. Выходами устройства вл ютс выходы умножителей 1 1 и 12. Устройство работает следующим образом . Импульсы с выхода генератора 15 с частотой F-Q через ключи 1 и 2, которые открыты на врем периода соответствующих импульсов последовательностей соответственно, записываютс в счетчики 3 и 4. По окончании периода блоки 13 и 14 в соответствии с номером входной импульсной последовательности формируют сначала импульс записи, по которому содержимое счетчиков 3 и 4, определ емое отношени ми /R и F/F.соответственно , запоминаетс в регистрах 5 и 6, а затем импульс установки нул , по которому счетчики 3 и 4 устанавливаютс в нулевое состо ние, соответствующее исходному. После этого цикл повтор етс ., В сумматоре 8 происходит алгебраическое сложение кодов, поступающих на ее входы с выходов регистров 5 и 6, а в вычислителе 7 - алгебpaичJecкoe вычитание этих кодов. Код ,) поступает на управл юсуммы щий вход умножител 12, а код разности гО . - на управл ющий вход умножител 11. Входна импульсна последовательность частотой f 2. поступает на вход делител 10, где частота Рц делител пропорционально содержимому регистра 5, С выхода делител 10 импульсы поступают на информационные входы умножителей 11 и 12, где частота умножитс на выходные коды вычитател и сумматора соответственно. На выходе умножител 11 образуетс импульсна последовательность частотой 5 Fp Frt-F. , a на выходе умножител 12импульсна последовательность частотой .Частоты Fn и F, выходны импульсных последовательностей не за вис т ни от стабильности частоты .оггорной импульсной последовательност ни от синхронности поступлени входнь1Х импульсных последовательностей. Преимущества данного устройства заключаютс в возможности одновремен ного получени , как суммарной, так и разностной частот. Формула изобретени Устройство дл алгебраического суммировани частот, содержащее генератор опорной частоты, два ключа, два счетчика, сумматор, делитель и умножитель частоты, причем выход генератора опорной частоты подключав к информационным входам первого и второго ключей, управл ющие выходы которых соединены соответственно с первум и вторым входами устройства, выходы первого и второго ключей соединены соответственно с входами первого и второго счетчиков, выход сумматора подключен к управл ющему входу умножител частоты, отличаю щеес тем, что, с целью расширени области применени устройства за счет одновременного получени сум марной и разностной частот, оно со8 держит два регистра, два блока задержки , вычитатель и второй умножи- тель частоты, причем выходы первого и второго счетчиков подключены к информационным входам соответствующих регистров, выходы которых подключены к выходам сумматора и вычитател соответственна , выход вычитател подключен к управл ющему входу второго умножител частоты, выход первого регистра подключен к управл кщему входу делител частоты, г нформационный вход которого подключен к второму входу устройства, а выход соединен с информационными входами умножителей частоты, выходы которых вл ютс выходами устройства, первый и второй входы устройства подключены к входам соответственно первого и BTOjioro блоков задержки, первые выходы которых подключены к установочньм входам соответствующих счетчиков, а вторые выходы - к входам записи соответствую щих регистров. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 643901, кл. G 06 G 7/14, 1977. 20 of the first one, which are connected to the output inputs of the frequency divider connected by the output to the device output, the reference frequency generators. 3 a sum code generation unit, the inputs of which are connected to the outputs of two period allocation units connected by the first inputs to the corresponding inputs of the device and the second input to the output of the first reference frequency generator, frequency divider and frequency multiplier connected by a counting input to the output of the second gene reference frequency ramp, control inputs - to the outputs of the forirovac block of the sum code, and output to the counter input of the additional frequency divider, the output of which is connected to the countable input of the main frequency divider, and the sending inputs are with the outputs of the second pulse counter, and the inputs of both counters are connected to the outputs of the respective period allocation units. The disadvantage of this device is the impossibility of simultaneously obtaining the total and differential. frequencies. The aim of the invention is to expand the field of application of the device by simultaneously obtaining the sum and difference frequencies. To achieve this goal, a device for algebraic summation of frequencies, containing a frequency generator, two k; a dacha, two counters, an adder, a frequency divider and a frequency multiplier, the generator frequency reference output being connected to the investment inputs of the first and second KJBocha, controlling the inputs of which are connected respectively to the first and second inputs of the device, the outputs of the first and second keys are connected respectively to the inputs of the first and second counters, the output of the adder is connected to the control input of the multiplier frequency, two registers, two. the delay unit, the subtractor and the second frequency multiplier, the outputs of the first and second counters are connected to the information inputs of the respective registers, whose outputs are connected to the outputs of the adder and subtractor, respectively, the output of the subtractor is connected to the control input of the second frequency multiplier, the output of the first register is connected to to the control input of the frequency divider, the information input of which is connected to the second input of the device, and the output is connected to the information inputs of the frequency multipliers, the outputs of which are 84 are outputs of the device, the first and second input devices are connected to the inputs of the first and: second delay units, the first outputs of which are connected to adjusting inputs of respective counters, and the second output - to the inputs of registers corresponding entry. The drawing shows a block diagram of the proposed device. The device contains keys 1 and 2, counters 3 and 4, registers 5 and 6, subtractor 7, adder 8c output 9, frequency divider 0, frequency multipliers 11 and 12, delay blocks 13 and 14, reference frequency generator 15. The outputs of the device are the outputs of the multipliers 1 1 and 12. The device operates as follows. Pulses from the generator 15 output with frequency FQ through keys 1 and 2, which are open for the period of the corresponding pulse sequences, respectively, are recorded in counters 3 and 4. At the end of the period, blocks 13 and 14, in accordance with the number of the input pulse sequence, first form a recording pulse, by which the contents of counters 3 and 4, determined by the ratios / R and F / F., respectively, are stored in registers 5 and 6, and then the zero-setting pulse, by which counters 3 and 4 are set to zero, corresponds to source code. After that, the cycle repeats. In adder 8, algebraic addition of codes arriving at its inputs from outputs of registers 5 and 6 occurs, and in calculator 7, an algebraic subtraction of these codes. The code,) goes to the control input of the multiplier 12, and the difference code is go. - to the control input of the multiplier 11. The input pulse sequence of frequency f 2. arrives at the input of the divider 10, where the frequency Rc divider is proportional to the contents of the register 5, From the output of the divider 10, the pulses arrive at the information inputs of the multipliers 11 and 12, where the frequency is multiplied by the output codes subtractor and adder respectively. At the output of the multiplier 11, a pulse sequence of 5 Fp Frt-F is formed. a at the output of the multiplier 12 is a pulse sequence with a frequency. The frequencies Fn and F, the output of pulse sequences are not dependent on the stability of the frequency of the mountainous pulse sequence or the synchronism of the arrival of input pulse sequences. The advantages of this device are the ability to simultaneously receive both the sum and the difference frequencies. An apparatus for algebraic summation of frequencies, comprising a reference frequency generator, two keys, two counters, an adder, a divider and a frequency multiplier, the output of the reference frequency generator being connected to the information inputs of the first and second keys, the control outputs of which are connected respectively to the first and second the device inputs, the outputs of the first and second keys are connected respectively to the inputs of the first and second counters, the output of the adder is connected to the control input of the frequency multiplier, different It is because in order to expand the field of application of the device by simultaneously obtaining the sum and difference frequencies, it contains two registers, two delay blocks, a subtractor and a second frequency multiplier, and the outputs of the first and second counters are connected to information inputs the corresponding registers, the outputs of which are connected to the outputs of the adder and subtractor, respectively, the output of the subtractor is connected to the control input of the second frequency multiplier, the output of the first register is connected to the control input of the circuit Frequency frequency, whose information input is connected to the second input of the device, and the output is connected to the information inputs of the frequency multipliers whose outputs are the outputs of the device, the first and second inputs of the device are connected to the inputs of the first and BTOjioro delay blocks, the first outputs of which are connected to the setup the inputs of the corresponding counters, and the second outputs - to the inputs of the record of the corresponding registers. Sources of information taken into account in the examination 1. USSR author's certificate number 643901, cl. G 06 G 7/14, 1977.
2.Патент Великобритании № 1464685 кл. Н 03 К 5/00, 1977. 2.Patent UK No. 1464685 Cl. H 03 K 5/00, 1977.
3.Авторское свидетельство СССР № 575650, кл. G 06 F 7/50, 1975 (прототип ).3. USSR author's certificate number 575650, cl. G 06 F 7/50, 1975 (prototype).
////
JrJr
}/} /