SU830563A1 - Устройство записи и считывани информациидл НАКОпиТЕлЕй HA МНОп ТРАНзиСТОРАХ - Google Patents

Description

1

Изобретение относитс  к вычислительной технике, в частности может быть использовано дл  построени  блоков пам ти, в которых в качестве запоминающих элементов используютс  МНОП-транзисторы.

Известно устройство, которое содержит дешифратор адреса, два источника питани , формирователи записи и считывани  1.

Недостатком этого устройства записи и считывани   вл етс  то, чт на выбранную строку накопител  (на затворы МНОП-транзисторов) при записи подаетс  импульс напр жени  записи (,) амплитудой - 48 В, а при считывании - импульс напр жени  считывани  ( амплитудой - 5,5 что из-за большой разницы амплитуд импульсов требует применени  отдельных формирователей импульсов записи и считывани .

Наиболее близким техническим решением к изобретению  вл етс  устройство записи и считывани , содержащее блок управлени , первый и второй выходы которого соединены с соответствующими входами дешифратора адреса, выходы которого подключены к первым входам соответствующих адресных формирователей считывани , формирователи записи и два источника п-итани  2 .

К недостаткам данного устройства относ тс  сравнительно большие габариты и невысока  надежность, вызванные громоздкостью и большим количеством формирователей записи и считывани . Подтверждением этого

0  вл етс  и тот факт, что элементы пам ти на МНОП-транзисторах в насто щее врем  выпускаютс  промышленностью в интегральном исполнении (микросхемы 519РЕ1, 519РЕ2), а фор5 миро.ватели стро тс  на навесных дискретных элементах (резисторах, транзисторах и т.п.), в св зи с чем имеют габариты несравнимо большие , чем накопитель.

0

Цель изобретени  - повышение надежности устройства.

Указанна  цель достигаетс  тем, что устройство записи и считывани  информации дл  накопителей на МНОП5 транзисторах, содержащее блок управлени , первый и второй выходы которого соединены с соответствующими входами дешифратора адреса, выходы которого подключены к первым

0 входам соответствующих адресных формирователей считывани , формирователь записи, первый вход которого соединен с первым источником питани , и второй источник питани , содержит разделительный элемент, например диод, анод которого подключен ко вторым входам адресных формирователей считывани , а катод ко второму источнику питани , второй вход формировател  записи соединен с первым выходом блока управл ни , а выход - с анодом диода. На фиг, 1 схемати есди показано устройство; на фиг, 2 - формирователь записи на фиг,. 3 - формирователь считывани . Устройство содержит адресные формирователи 1 считывани , накопитель 2 , дешифратор 3 адреса, блок 4 управлени , формирователь 5 записи, разделительный элемент - диод б, первый 7 и второй 8 источники питани . Работа устройства заключаетс  в следующем. В режиме .Запись блок 4 управ лени  вьвдает сигнал Запись, поступающий на вход дешифратора 3 адреса и на второй управл ющий вход формировател  5 записи. При этом на выходе формировател  5 образуетс  импульс напр жени  записи Uj, , близкий по амплитуде к напр жению первого источника 7 питани . По Запись на одном из выхо сигналу дов дешифратора 3 адреса возникает сигнал, запуска ощий соответствующий адресный формирователь 1 считывани в результате чего на вход накопите л  2 через формирователь 5 записи и выбранный формирователь, 1 считывани  поступает импульс напр жени  амплитуда которого задаетс  первым источником 7 питани , В этом режи ме второй источник 8 питани  не участвует, так как изолируетс  разделигельным диодом 6 за счет ег запирани  отрицательным напр жение записи , возникающим на выходе открытого формировател  5 записи. В режиме Считывание на вход дешифратора 3 адреса из блока 4 уп равлени  поступает сигнал Считывание , по которому дешифратор 3 адреса обеспечивает запуск соответствуюд1его формировател  1 считывани . При этом на вход накопите л  2 поступает импульс считывани  счит амплитуда которого задаетс  вторым источником 8 питани  (импул поступает через диод 6 и выбранный формирователь 1 считывани ), В данн режиме не участвует первый источни 7 питани , так как при этом формирователь 5 записи находитс  в закрытом состо нии. В предлагаемом устройстве каж ,дый формирователь 1 считывани  раЗапись ботает как в режиме так и в режиме Считывание, обеспечива  на выходе в соответствии с режимом либо импульс напр жени  записи, либо импульс напр жени  считывани . Формирование импульсов происходит следующим образом. В формирователе записи (фиг, 2) транзисторы Т1 и Т2 включены по схеме с общим эмиттером, запускаютс  по базе и работают в режиме насыщени . Ток коллектора транзистора Т2 .(ток запуска транзистора Т1) определ етс  коллекторным сопротивлением Р2. При по.ступлении сигнала запуска на вход формировател  на его выходе обеспечиваетс  импульс напр жени , по амплитуде близкий напр жению записи (за вычетом остаточного напр жени  на транзисторе Т1) . . В формирователе считывани  (фиг. 3) запуск транзистора Т2 осуществл етс  по эмиттеру, так как он включен по схеме с общей базой. При этом ГОК эмиттера задаетс  сопротивлением Р2, включенны в цепь эмиттера, а ток -коллектора определ етс  током эмиттера и по величине близок ему (в схеме с общей базой коэффициент усилени  близок к 1). При этом ток коллектора не зависит от напр жени  на коллекторе, так как транзистор работает в активной области (в линейном режиме). Транзистор Т1 включен по схеме с общим эмиттером, работает в режиме насыщени  (как и в схеме формировател  записи), причем режим работы транзистора Т1 не мен етс  как при на его эмиттере напр жени  записи -48 В, так и напр же -5,5 В (пони  считывани  CJ скольку ток-коллектора запускающего транзистора Т2, а значит, и ток запуска транзистора Т1 от напр жени  на коллекторе не зависит), Поэ- , тому благодар  сочетанию двух различных режимов работы (линейного, режима транзистора Т2 и режима насышени  транзистора Т1) при запуске формировател  наего выходе возникает импульс напр жени , соот тствующий напр жению -48 В в режиме Запись и -5,5 В в режиме Считывание . В предлагаемом устройстве записи и считывани  используетс  лишь один формирователь записи, в то врем  как в известных устройствах их число определ етс  количеством адресных входов накопител . За счет сокращени  числа формирователей записи габариты устройства существенно уменьшаютс . Так, уже при количестве входов накопител  больше дес ти (что, как правило, имеет место в практике) габариты уменьшаютс  почти в 2 раза, сокращение

числа фчЭрми1;)ОН;|тнлей приводит в конечном итоге к повышению надежности устройства.

Claims (3)

1. Формула изобретени 

   Устройство записи и считывани  информации дл  накопителей на МНОПтранзисторах , содержащее блок управлени , первый и второй выходы которого соединены с соответствующими входами дешифратора адреса, выходы которого подключены к первым входам, соответствующих адресных формирователей считывани , формирователь записи , первый вход которого соединен с первым источником питани , и второй источник питани , о т л и-ч а ющ е е с   .тем, что, с целью повышени  надежности устройства, оно

   содержит разделительный элемент, например диод, анод которого подключен ко вторым входам адресных Формирователей считывани , а катод ко второмуисточнику питани , второй , вход формировател  записи соединен с первым выходом блока управлени , а выход - с анодом .диода.

   Источники информации, прин тые во внимание при экспертизе

   0 1. Старое Ф.Г., Крайзмер Л.П. Полупроводниковые интегральные запоминающие устройства. Л., Энерги , 1973, с. 93-100.
2. 2. Микросхемы серий К519 и К527

   е В запоминающих устройствах вычислительной техники и автоматики.Микроэлектроника- , .сер.
3. 3. Тезисы докладов , Изд-во ЦНИИ Электроника, 1977, с. 69, 72-74 (прототип).

   Вхов

   0-

   i/jan.(.)

   /f/

   ff2

   тг

   L

   Bfixoff

   vz