SU422043A1 - - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может бЫТь применено в запоминающих устройствах с малой потребл емой мощностью со считыванием без разрущени  информации, а также в системах автоматики и теле.механики.

Известны триггерные  чейки пам ти, содержащие в каждом плече транзистор нагрузки м усилительный траизистор, база которого соедииена с базой адресного транзистора и с коллектором нагрузочного траизистора протпвоиоложпого и.чеча.

Цель изобрете1И1и - спижепие потребл емой мощпости.

Это достигаетс  тем, что коллектор усил1г тельного транзистора подключен к базе адресного транзистора того же плеча и к базе транзистора иагр}зки иротивоположного плеча , причем эмиттеры трапзисторов нагрузок через дополмительпый диод, включеппый з обратном нан1)авлепии, соединены с коллекторами адресп151Х транзисторов и через второй дополиптельпый диод с эмиттерами усилительных транзисторов п клеммой выбора  чейки.

Схема предложенной триггерной  чейки пам ти показана на чертеже.

Триггерпа   чейка пам ти включает в себ  транзисторы , 2 нагрузки, усилительные

транзисторы 3, 4, адресные транзисторы 5, 6. два дополнительных диода 7. 8.

База адресного TpaH3Hctopa 5 (6) соединена в противоположном пЛече с базой трапзистора 2(1) нагрузки, с базой уснлнтельногс) транзистора 4{3) и в том же нлече с коллекторами транзисторов /, 3. Эмиттеры усилительных транзисторов 3, 4 соединены между собой п подключены к клемме выбора  чейки и через дополнительиый диод 8 к эмиттерам транзисторов /, 2 нагрузок, которые через RTO1 )ой допол1Н1телыН) диод 7 иодсоедииеП1 1 ; коллекторам лдресиых трапзпсторов ,, 6 и к источнику питани . Эмиттеры адресиых Tjiaiiзисторов 5, 6 св заиы с выходами схемы.

Работает предложеииое устройство следуюHUIM образом.

В любом из ДВ X СОСТОЯИПГ ТрИГГСрИОЙ ЯЧС|1ки пам ти в каждом илече один из трапзисторов закрыт (одно плечо - - транзпсторы /, ,, второе - транзпсторы 2, 4).

Пусть в псходпом состо нии траизистор 2 нагрузки п усилительный транзистор 3 закрыты , а аналогичные транзнсторы /. 4 в других плечах открыты, что соответствует хранепню логической «1. В этом состо нии ток проходит только через открытые транзисторы /, 4 и донолнительный днод 7, включенный в обратном направленпн, поэтому общий ток через  чейк очень м .1.

Дли записи информации логической «1 на П1,|.оды  чейки подают напр жени , соответствующие этой информации, а именно на выход .9 - высокий уровень нанр жени , а на выход 10 - низкий уровень напр жени . После этого на клемму // выбора  чейки иостуиает напр жение выборки (0,5 в).

Если в  чейке до записи хранилась информаци  логической «1, то  чейка не измен ет своего состо ни , а если информаци  логического «О, что соответствует закрытым транзисторам /, 4, то ири нодаче на клемму выбора  чейки наир жени  выборки (0,5 в транзисторы /, 4 открываютс , и  чейка переходит в состо ние логической «1.

Запись информации, соответствующей логическому «С, происходит аналогично. При этом на выход 9 подают низкий уровень ианр жени , а на выход 10 - высокий уровень нанр жени .

В режиме хранени  информации на клемме выбора  чейки потенциал равен нулю, в результате чего адресные транзисторы 5, 6 закрыты и любое г омеховое воздействие иа выходы схемы не может изменить состо ни   чейки.

При считываиии информации на клемму выоора  чейки подают положительное напр жение , вследствие чего напр жение на базах адресных транзисторов 5, 6 увеличиваетс  и открываетс  тот транзистор, база которого и исходном состо нии имеет более высокий нотенциал . На нагрузке, подключенной к эмиттеру этого транзистора, формируетс  напр жение , соответствующее логической «1.

Предмет изобретени 

Триггерна   чейка пам ти, содержаща  в каждом плече транзистор нагрузки н усилительный транзистор, база которого соединена с базой адресного транзистора и с коллектором нагрузочного транзистора противоиоложного плеча, отличающа с  тем, что, с целью снижени  потребл емой мощности, коллектор усилительного транзистора иодключен к базе адресного транзистора того же плеча и к базе транзистора нагрузки противоноложиого плеча, причем эмиттеры транзисторов нагрузок через дополнительный диод, включенный в обратном нанравлении, соединены с коллекторами адресных транзисторов и через второй

дополнительный диод с эмиттерами усили тельных транзисторов и клеммой выбора  чейки.

W