SU830383A1 - Перестраиваемое микропрограммноеуСТРОйСТВО упРАВлЕНи - Google Patents

Description

(54) ПЕРЕСТРАИВАЕМОЕ МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

второго и первого коммутаторов, вторые входы первого и второго элементов И соединены соответственно с единичньоми выходами второго и первого триггеров управлени , счетные входы которых соединены соответственно с установочными входами второго и первого регистров адреса и с управл ющими выходами первого и второго запоминающих блоков, операционные выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого  вл етс  операционным выходом устройства , адресные выходы первого и второго запоминающих блоков соединены соответственно с третьими входами второго и первого коммутаторов и с четвертыми входами первого и второго коммутаторов.

На чертеже представлена функциональна  схема устройства.

Устройство содержит первый запоминающий блок 1, второй запоминающий блок 2, первый регистр 3 адреса , второй регистр 4 адреса, первый коммутатор 5, второй коммутатор 6, первый триггер 7 управлени , второй триггер 3 управлени , первый элемент И 9, второй элемент И 10, элемент ИЛИ 11.

Устройство работает следующим образом.

Пусть в исходном состо нии первый триггер 7 управлени  и второй триггер 8 управлени  наход тс  в единичном состо нии и пусть на регистре 3 (4) адреса находитс  адрес микрокоманды, подлежащей считыванию. Так как триггеры 7 и 8 управлени  наход тс  в единичном состо нии, то они разрешают прохождени  поступившего на вход тактового импульса через элементы И 9 (10) и обеспечивают прохождение на выход коммутатора 5 сигналов с запоминающего блока 2, а на выход коммутатора б сигналов с выхода запоминающего блока 1. На адресном выходе запоминающего блока 1 (2) по вл етс  считанна  микрокоманда и адрес следующей микрокоманды через коммутатор б (5) поступает в регистр 4 (3) адреса. На выходе устройства микрооперации с операционных выходов запоминающих блоков по вл ютс  поочередно.

При отказе одного запоминающего блока, например 1 , и (или) одного регистра адреса, например 4, происходит перестройка микропрограммного устройства, а именно с управл ющего выхода блока 1 на вход регистра 4 гщреса подаетс  сигнал, устанавливающий на этом регистре фиксированный адрес. С этого же выхода запоминающего блока 1 подаетс  сигнал на счетный вход триггера 8, который устанавливает его в нулевое состо ние . При этом триггер закрывает элемент И 9, блокиру  запуск запоминающего блока 1, и одновременно ко(«в лутатор б обеспечивает прохождение на вход регистра 4 адре а сигнала с адресного выхода запоминающего блока 2. Адрес сле;дующей -микрокоманды, считанный с выхода работающего запоминающего блока 2, поступает на вход коммутатора 6, и далее в регистр адреса 4. По данному адресу запоминающий блок 2 выдает микрооперацию на элемент ИЛИ 11 и далее на выход устройства, а адрес следующей микрокоманды на коммутатор б.

Таким образом, повышение надежности устройства, достигаетс  тем, что в случае отказа одного из запоминающих блоков или регистра адреса , другой запоминающий блок перестраиваемого микропрограммного устройства продолжает работать и по фиксированному адресу устройство переходит на программу обработки отказов.

Claims (2)

1.Авторское свидетельство СССР № 451080, кл. G 06 F 9/12, 1972.

2.Авторское свидетельство СССР 646333, «л. G 06 F 9/12, 1976 (прототип)

Bbixfff