SU809582A1

SU809582A1 - Jonson's counter

Info

Publication number: SU809582A1
Application number: SU792742668A
Authority: SU
Inventors: Владимир Эмильевич Петров; Елена Федоровна Тощева; Александр Эмильевич Петров
Original assignee: Предприятие П/Я М-5728
Priority date: 1979-03-27
Filing date: 1979-03-27
Publication date: 1981-02-28

Description

(54) СЧЕТЧИК ДЖОНСОНА(54) JONSON COUNTER

1one

Изобретение относитс к области втоматики и вычислительной техники может быть использовано при реализации технических средств в этих обаст х .The invention relates to the field of automation and computing technology can be used in the implementation of technical means in these areas.

Известен счетчик Джонсона, соержащий N-разр дный кольцевой реистр сдвига и 2N-4 элементов И-НЕ. В известном устройстве происходит автоматическа коррекци запрещенных кодов 11.Johnson's counter is known, which contains an N-bit ring shift register and 2N-4 NAND elements. In the known device, automatic correction of prohibited codes 11 occurs.

Недостаток известного устройствабольшое врем коррекции.The disadvantage of the known device is a great correction time.

Известен также счетчик Джонсона, содержащий входную шину, N-разр дный кольцевой регистр сдвига на 0-триггерах, каждый разр д которого , кроме первого и второго, дополнительн о содержит два элемента И, и/ кроме первого, предпоследнего и последнего, дополнительно содержит два элемента ИЛИ, входна шина соединена с тактовыми входами О-триггеров разр дов кольцевого регист 5й сдвига, инверсный и пр мой выходы каждого разр да которого, крогле первого и второго, соединены соответственно с первыми входами первого и второго элементов И, входы установки в ноль и единицу каждого разр даAlso known is Johnson's counter, containing an input bus, an N-bit ring shift register on 0-flip-flops, each bit of which, except for the first and second, additionally contains two elements And, and / except the first, the last but one, and the latter also contains two of the OR element, the input bus is connected to the clock inputs of the O-flip-flops of the 5th shift ring register, the inverse and direct outputs of each bit of which, first and second, are connected to the first inputs of the first and second elements, respectively; set to zero and one for each bit

кольцевого регистра сдвига, кроме первого, предпоследнего и последнего , соединены соответственно с выходами первого и второго элементов ИЛИ, инверсный и пр мой выходы первого разр да кольцевого регистра сдвига соединены соответственно со вторыми входами первых и вторых элементов И разр дов кольцеo вого регистра сдвига, выходы первых и вторых элементов И каждого разр да которого, начина с третьего, соединены соответственно со входами первых, и вторых элементов ИЛИ дан5 ного и всех предыдущн х разр дов кольцевого регистра сдвига, входы установки в ноль и единицу предпос-. леднёго разр да которого соединены соответственно с выходами первого the ring shift register, except the first, the last but one and the last one, is connected respectively to the outputs of the first and second elements OR, the inverse and direct outputs of the first bit of the ring shift register are connected respectively to the second inputs of the first and second elements and the bits of the ring shift register, outputs the first and second elements AND of each bit of which, beginning with the third, are connected respectively to the inputs of the first and second elements OR of the given and all previous x bits of the ring shift register, ode setting to zero and unit predpos-. the ice discharge of which is connected respectively to the outputs of the first

0 и второго элементов И последнего разр да кольцевого регистра сдвига.0 and the second element And the last bit of the ring shift register.

В известном устройстве при возникновении сбо происходит автоматическа коррекци запрещенного In the known device, when a failure occurs, automatic correction of the prohibited occurs

5 состо ни 21.5 states 21.

Однако в известном счетчике при сбое из некоторого разрешенного : состо ни он может перейти в большое кoли ecтвo ошибочных неустойчи0 вых состо ний, что увеличивает диа-However, in a well-known counter, in the event of a malfunction from some allowed state: it can go into a large number of erroneous unstable states, which increases the diameters

пазон возможных ошибок, диапазон возможных потерь ритмов после коррекции и, следовательно, уменьшает функциональную надежность.the range of possible errors, the range of possible loss of rhythms after correction and, therefore, reduces functional reliability.

Цель изобретени - увеличение функционаипьной надежности.The purpose of the invention is to increase the functional reliability.

Дл достижени поставленной цели в счетчик Джонсона, содержащий входную шину, N-разр дный кольцевой регистр сдвигана D-трйггерах, каждый разр д которого, кроме первого и второго, дополнительно содержит два элемента И, и, кроме первого, предпоследнего и последнего, дополнительно содержит два элемента ИЛИ., входна шина соединена с тактовыми входами О-триггеров разр дов кольцевого регистра сдвига, инверсный и пр мой выходы каждого разр да которого , кроме первого и второго, соединены соответственно с первыми входами первого и второго элементов И, входы установки в ноль и единицу каждого разр да кольцевого регистра сдвига, кроме первого, предпоследнего и последнего,, соединены соответственно с выходами первого и второго элементов ИЛИ, в первый, предпоследний и последний разр ды кольцевого регистра сдвига введено по два элемента ИЛИ, в первый и второй разр ды его - по два элемента И, первые входы первых из которых соединены соответственно с инверсными выходами первого и второго разр дов кольцевого регистра сдвига, пр мые выходы которых соединены соответственно с первыми входами вторых элементов И, входы установки в ноль и единицу первого,предпоследнего и последнего разр дов кольцевого регистра сдвига соединены соответственно с выходами первых и вторых элементов ИЛИ, в каждом разр де кольцевого регистра сдвига, кроме первого, вторые входы первого и второго элементов И соединены соответственно с пр мым и инверсным выходами предыдущего разр да кольцевого регистра сдвига, пр мой и инверсный выходы последнего разр да которого соединены соответственно со вторыми входами второго и первого элементов И первого разр да кольцевого регистра сдвига , в каждом разр де которого, кроме первого и последнего, входы перво го элемента ИЛИ соединены с выходами перовых элементов И всех предыдущих и с выходами вторых элементов И всех последующих разр дов кольцевого регистра сдвига, входы первых элементов ИЛИ первого и последнего разр дов которого соединены соответственно с выходами вторых элементов И всех, кроме первого, и с выходами первых элементов И всех, кроме последнего , разр дов кольцевого регистра сдвига, входы вторых элементов ИЛИ первого и последнего разр довTo achieve this goal, the Johnson counter, which contains an input bus, the N-bit ring register is shifted by D-triggers, each bit of which, except the first and second, additionally contains two elements And, and, besides the first, penultimate, and last, additionally contains two elements OR., the input bus is connected to the clock inputs of the O-flip-flops of the bits of the ring shift register, the inverse and direct outputs of each bit of which, except for the first and second, are connected respectively to the first inputs of the first and second ele And, the installation inputs to zero and one of each bit of the ring shift register, except for the first, second to last, and last, are connected respectively to the outputs of the first and second OR elements, the first, second to last, and last bits of the ring shift register are entered by two elements OR , in the first and second bits of it are two I elements each, the first inputs of the first of which are connected respectively to the inverse outputs of the first and second bits of the ring shift register, the forward outputs of which are connected respectively to the first the inputs of the second elements And, the installation inputs to zero and the unit of the first, the penultimate and the last bits of the ring shift register are connected respectively to the outputs of the first and second OR elements, in each bit of the ring shift register, except the first, the second inputs of the first and second AND elements are connected respectively with the direct and inverse outputs of the previous bit of the ring shift register, the direct and inverse outputs of the last bit of which are connected respectively with the second inputs of the second and first elements And the first bit of the ring shift register, in each bit of which, except the first and last, the inputs of the first element OR are connected to the outputs of the first AND elements of the previous ones and the outputs of the second elements And all subsequent bits of the ring shift register, the inputs of the first elements OR the first and last bits of which are connected respectively to the outputs of the second elements AND all but the first, and the outputs of the first elements AND all but the last, bits of the ring shift register, the inputs of the second elements OR the first th and the last bits

которого соединены соответственно с выходами первых элементов И всех кроме первого, и с выходами вторых элементов И всех, кроме последнего, разр дов кольцевого регистра сдвига , в каждом разр де которого, кром первого и последнего, входы второго элемента ИЛИ соединены с выходами первых элементов И всех последующих разр дов кольцевого регистра сдвига и с выходами вторых элементов И все предьщущих разр дов кольцевого регистра сдвига.which are connected respectively to the outputs of the first elements And all but the first, and with the outputs of the second elements And all but the last, bits of the ring shift register, in each discharge of which, the edge of the first and the last, the inputs of the second element OR are connected to the outputs of the first elements AND all subsequent bits of the ring shift register and with the outputs of the second elements And all the previous bits of the ring shift register.

На чертеже представлена электрическа схема предлагаемого счетчика Джонсона.The drawing shows the electrical circuit of the proposed Johnson counter.

Схема содержит 1-1 - 1-5 - разр ды кольцевого регистра сдвига на О-триггера с; 2 1-2 5 и 3 1-3 5 элементы ИЛИ; и элементы И; б - входна шина.The circuit contains 1-1 - 1-5 - bits of the ring shift register for an O flip-flop with; 2 1-2 5 and 3 1-3 5 elements OR; and elements And; b - input bus.

Входна шина 6 соединена с тактовыми входами разр дов колцевого регистра сдвига, пр мые и инверсные выходы которых соединены соответственно с первыми входами элементов И , , , вторые входы последних из которых соединены соответственно с пр мыми выходами разр дов и кольцевого регистра сдвига, инверсные выходы которых соединены соответственно со вторыми входами элементов и и , входы установки в ноль и единицу разр дов кольцевого регистра сдвига соединены соответственно с выходами элементов ИЛИ и , входы элементов ИЛИ и - соответственно с выходами элементов И и , вход элементов ИЛИ и соединены соответственно с выходами элементов И , , и , а входы элементов ИЛИ и - соответственно с выходами элементов И 5 4, 5 5, 4 1, 4 2-, 4 4, 4 5, и , входы элементов ИЛИ и соединены соответственно с выходами элементов И , , и и входы элементов ИЛИ и - соответственно с выходами элементов И и .The input bus 6 is connected to the clock inputs of the bits of the ring shift register, the forward and inverse outputs of which are connected respectively to the first inputs of the elements And,, the second inputs of the last of which are connected respectively to the direct outputs of the bits and the ring shift register, the inverse outputs of which are connected respectively with the second inputs of the elements and and, the installation inputs to zero and the unit of bits of the ring shift register are connected respectively with the outputs of the OR elements and, the inputs of the OR elements and - respectively but with the outputs of the elements And and, the input of the elements OR and are connected respectively with the outputs of the elements And,, and, and the inputs of the elements OR and - respectively with the outputs of the elements And 5 4, 5 5, 4 1, 4 2-, 4 4, 4 5 , and, the inputs of the elements OR, and are connected respectively to the outputs of the elements And,, and and the inputs of the elements OR, and - respectively with the outputs of the elements And and.

Элементы И и вл ютс дешифраторами состо ний счетчика Джонсона, например, элемент И - дешифратор состо ни 00000, а элемент И - дешифратор состо ни 11000 и т.д.The AND elements are the state decoders for the Johnson counter, for example, the AND element is the 00000 state decoder, and the AND element is the 11000 state decoder, and so on.

Устройство работает следующим образом .The device works as follows.

В исходном состо нии счетчик Джонсона находитс в состо нии 0000 на вькоде элемента И присутствует единичный потенциал, который через элементы ИЛИ поступает на входы установки в ноль разр дов , подтвержда их нулевое состо ние. Гри поступлении по входной шине 6 тактового импульса счетчик переходит в состо ние 10000, на выходе элемента-И по вл етс положительный потенциал, который через элемент ИЛИ подтверждает единичное состо ние, разр да и через элементы ИЛИ 2 и нулевые сое- то ни разр дов . При поступлении втррого тактового импульса по входной шине 6 счетчик перейдет в состо нии 11000, при этом единичный потенциал на выходе элемента И подтвердит единичные состо ни разр дов и и нулевые состо ни разр дов и . При поступлении следующих тактовьлх импульсов по шине б счетчик принимает состо ни в соответствии с кодом Либау-Крейга.In the initial state, the Johnson counter is in state 0000 on the code of the element AND there is a single potential, which through the elements OR is fed to the inputs of the installation at zero bits, confirming their zero state. When the input clock arrives on the clock bus 6, the counter goes to state 10000, and at the output of element-I, a positive potential appears, which through the element OR confirms the unit state, and through the elements OR 2 and zero points . When a second clock pulse arrives at the input bus 6, the counter switches to the 11000 state, and the unit potential at the output of the AND element confirms the single state of bits and zero states of the bits and. When the next clock pulses arrive on the bus b, the counter takes on states in accordance with the Liebau-Craig code.

Предлагаемое устройство при сбое может только перейти в следующее по циклу работы состо ние. Так, например , из состо ни 00000 счетчик при условии воздействи помехи на разр д может перейти только в состо ние 10000, а из состо ни 11000 при условии воздействи помехи на разр д , счетчик переходит в состо ние 11100.The proposed device in case of failure can only go to the next state in the cycle of operation. Thus, for example, from the 00000 state, the counter, under the condition that the discharge is affected by the discharge, can only go to the state of 10,000, and from the 11000 state, under the condition that the discharge is interfered with, the counter goes to the 11100 state.

Таким образом, веро тность по влени при сбое ошибочных комбинаций , т.е комбинаций, не соответствующих алгоритму функционировани , в предлагаемом устройстве меньше, чем в прототипе.Thus, the likelihood of failure of erroneous combinations, i.e., combinations that do not correspond to the functioning algorithm, is less in the proposed device than in the prototype.

Claims

1. Author's certificate of the USSR No. 539381, cl. H 03 K 23/02, 1976.

2. Author's certificate of the USSR for application number 2638847, cl. H 03 K 23/02, 15.06.78 (prototype). yii :: | g; i..yAii i .. ° I | t STT