SU666645A1 - Error-checking binary counter - Google Patents
Error-checking binary counterInfo
- Publication number
- SU666645A1 SU666645A1 SU772451860A SU2451860A SU666645A1 SU 666645 A1 SU666645 A1 SU 666645A1 SU 772451860 A SU772451860 A SU 772451860A SU 2451860 A SU2451860 A SU 2451860A SU 666645 A1 SU666645 A1 SU 666645A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- flip
- counter
- elements
- output
- Prior art date
Links
Landscapes
- Small-Scale Networks (AREA)
Description
(54) ДВОИЧНЫЙ СЧЕТЧИК С КОНТРОЛЕМ ОШИБОК(54) BINARY COUNTER WITH CONTROL OF ERRORS
На вход 12 подаютс счетные импульсы, на вход 13 импульсы обнулени , на вход 14 -импульсы опроса.Вход 15 предназначен дл импульсов установки нул контрольного тркггера.выход 16 вл етс выходом контрольного триггера.The counting pulses are input to input 12, zeroing pulses to input 13, and polling pulses to input 14. Input 15 is designed for setting the zero of the control trigger. The output 16 is the output of the control trigger.
Импульсы опроса на входе 14 (фиг. 2а) должны опережать импульсы обнулени на входе 13 (фиг. 26), которые, в свою очередь, должны опережать импульсы счета на входе 12 (фиг. 2в).The polling pulses at input 14 (Fig. 2a) should be ahead of zeroing pulses at input 13 (Fig. 26), which, in turn, should be ahead of the counting pulses at input 12 (Fig. 2c).
Счетные входы D-триггеров 2-4 подключены к единичным выходам соответствующих разр дов двоичного счётчика 1, а счетный вход D-триггера 5 соединен с нулевым выходом последнего разр да. Входы каждого из элементов ИЛИ 6-9 соединены с нулевым выходом соответствующего D-триггера и с единичными выходами других D-триггеров. Входы элемента И 10 соединены с выходами элементов ИЛИ 6-9 и со входом импульсов опроса 14. Выход элементов И 10 соединен со входом установки в единичное состо ние контрольного триггера 11. Вход 13 соединен с R входами всех D-триггеров, на D входы которые подан сигнал 1.The counting inputs of the D-flip-flops 2-4 are connected to the unit outputs of the corresponding bits of the binary counter 1, and the counting input of the D-flip-flop 5 is connected to the zero output of the last bit. The inputs of each of the elements OR 6-9 are connected to the zero output of the corresponding D-flip-flop and to the single outputs of the other D-flip-flops. The inputs of the element And 10 are connected to the outputs of the elements OR 6-9 and with the input of the polling pulses 14. The output of the elements 10 And connected to the input of the installation in the unit state of the control trigger 11. The input 13 is connected to the R inputs of all D-flip-flops signal is 1.
Принцип работы схемы заключаетс в следующемThe principle of operation of the circuit is as follows.
В счетчике используетс свойство D-триггеров переходить в единичное состо ние (при наличии логической единицы на входе) в момент воздействи на счетный вход С перепада от уровн логического нул до уровн логической единицы и устанавливатьс в исходное состо ние (например в нулевое при воздействии сигнала установки на вход R) независимо от наличи посто нных логи ческих сигналов на входах С и D, При нормальной работе счетчика при поступлении на вход 12 счетного импульса только один триггер счетчика переходит в единичное состо 1ше (или при переполнении счетчика последний триггер переходит в нулевое состо ние). Поэтому при нормальной.работе счетчика только один D-триггер (из D-триггеров 2-5)переходит в единичное состо ние, остальные остаютс в нулевом, Так как имеетс один элемент ИЛИ (из числа элементов ИЛИ 6-9), который соединен с нулевым выходом этого D-TpKrrepa и единичными выходами других D-триггеров, на всех входах этого элемента ИЛИ присутствуют логические нули. На выходе также находитс логический нуль. Элемент И 10 при поступлении импульса опроса не вырабатывает сигнала, и контрольный триггер 11 остаетс в нулевом состо нии. Если при поступлении на вход 12 счетного импульса ни один триггер счетчика 1 не переходит в единичное состо ние (или последний триггер не переходит в состо ние нул ), все D-триггеры остаютс в }гулевом состо нии, все элементы ИЛИ 6-9 вырабатывают уровень логической единицы. В итоге по импульсу опроса контрольный триггер фиксирует сбой (неисправность).The counter uses the property of D-flip-flops to go to one state (if there is a logical unit at the input) at the moment of influence on the counting input C of the difference from the level of logic zero to the level of the logical unit and set to its original state (for example, zero to input R) regardless of the presence of constant logical signals at inputs C and D. During normal operation of the counter, when a counting impulse arrives at input 12, only one trigger of the counter goes into one 1th state (or overflow of the counter, the last trigger goes into the zero state). Therefore, during normal operation of the counter, only one D-flip-flop (from D-flip-flops 2-5) goes into one state, the rest remain in the zero state. Since there is one OR element (from among the OR-6-9 elements) that is connected to the zero output of this D-TpKrrepa and the single outputs of the other D-flip-flops, at all inputs of this element OR there are logical zeros. The output also has a logical zero. Element AND 10, upon arrival of a polling pulse, does not generate a signal, and control trigger 11 remains in the zero state. If, when a counting pulse arrives at the input 12, no trigger of counter 1 goes into one state (or the last trigger does not go into zero), all D-triggers remain in the gull state, all elements of OR 6-9 produce a level logical unit. As a result, according to the impulse of the survey, the control trigger detects a failure (malfunction).
Возможен произвольный переброс (сбой) какого-либо триггера счетчика 1 (или 1гескольких триггеров счет1 ика) в единичное либо в нулевое состо ние в интервале между действием на входе 12 счетных импульсов. В первом случае это сразу приводит к переходу соответствующего D-триггера в единичное состо ние. Во втором случае такой сбой вызывает переход последующих триггеров счетчика в нулевое состо ние, вплоть до триггера, уже наход щегос в нулевом состо нии, который переходит в единичное состо ние. Это также вызывает переход в единичное состо ние св занного с ним D-триггера.It is possible to randomly transfer (fail) any trigger of counter 1 (or one or several triggers of counter 1) to a single or zero state in the interval between the action at the input of 12 counting pulses. In the first case, this immediately leads to the transition of the corresponding D-flip-flop to a single state. In the second case, such a failure causes the subsequent trigger of the counter to go to the zero state, up to the trigger, which is already in the zero state, which goes into the single state. It also triggers the transition to the single state of the associated D-flip-flop.
Таким образом, в случае такого сбо счетчика в единичном состо нии оказываетс еще один (или более чем один) D-триггер, кроме того, который перешел в единичное состо ние при поступлении последнего счетного импульса. Это приводит к тому, что все элементы ИЛИ 6-9 вырабатывают уровень логической единицы . В результате по импульсу опроса контрольный триггер фиксирует сбой.Thus, in the event of such a counter in a single state, there is another (or more than one) D-flip-flop, besides the one that went into a single state when the last counting pulse arrived. This leads to the fact that all elements OR 6-9 produce a level of logical units. As a result, the control trigger detects a failure according to the polling pulse.
Из сказанного следует, что нормальным состо нием D-триггеров 2-5 в период между счетными импульсами, свидетельствующим о правильной работе счетчика, вл етс такое, при котором один О-триггер находитс в единичном состо нии, остальные - в нулевом.From this, it follows that the normal state of D-flip-flops 2-5 in the period between counting pulses, indicating that the counter is working correctly, is one in which one O-flip-flop is in a single state, the rest are in a zero state.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772451860A SU666645A1 (en) | 1977-02-14 | 1977-02-14 | Error-checking binary counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772451860A SU666645A1 (en) | 1977-02-14 | 1977-02-14 | Error-checking binary counter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU666645A1 true SU666645A1 (en) | 1979-06-05 |
Family
ID=20695313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772451860A SU666645A1 (en) | 1977-02-14 | 1977-02-14 | Error-checking binary counter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU666645A1 (en) |
-
1977
- 1977-02-14 SU SU772451860A patent/SU666645A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU666645A1 (en) | Error-checking binary counter | |
SU379051A1 (en) | VOLTAGE CONVERTER TO SAL1CONTROL CODE | |
SU1070556A1 (en) | Device for checking pulse sequence | |
SU1522383A1 (en) | Digital pulse generator | |
SU1121781A2 (en) | Binary counter with error check | |
SU809582A1 (en) | Jonson's counter | |
SU1291985A1 (en) | Device for checking pulse distributor | |
SU451203A2 (en) | Push pull binary counter | |
SU388288A1 (en) | ALL-UNION | |
SU1471206A1 (en) | Unit for counting articles | |
SU919090A1 (en) | Device for monitoring operation of counter with potential output | |
SU1015500A1 (en) | Ring counter with error detecting device | |
SU1174919A1 (en) | Device for comparing numbers | |
SU839060A1 (en) | Redundancy logic device | |
SU1338028A2 (en) | Device for separating single n-pulse | |
SU1642588A1 (en) | Position code encoder | |
SU1338027A2 (en) | Device for separating single n-pulse | |
SU871166A1 (en) | Device for checking parallel binary code for parity | |
SU1619264A1 (en) | Generator of pseudorandom binary sequence | |
SU1050122A1 (en) | Device for checking counter code | |
SU363215A1 (en) | BINARY COUNTER WITH ERROR CONTROL | |
SU497733A1 (en) | Pulse counter in telegraph code | |
SU1275447A2 (en) | Device for checking source of sequential pulses | |
SU921094A1 (en) | Decimal counter | |
SU617845A1 (en) | Binary counter checking device |