SU1070556A1

SU1070556A1 - Device for checking pulse sequence

Info

Publication number: SU1070556A1
Application number: SU823508809A
Authority: SU
Inventors: Вячеслав Николаевич Куприяненко; Иван Петрович Паралюх; Василий Степанович Мархивка
Original assignee: Львовский Ордена Ленина Политехнический Институт Им.Ленинского Комсомола
Priority date: 1982-11-02
Filing date: 1982-11-02
Publication date: 1984-01-30

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ, содержащее элемент задержки, элемент ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вход элемента задержки вл етс входом устройства, выход элемента ИЛИ вл етс выходом неисправности устройства , отличающеес тем, что, с целью повышени достоверности контрол , в него введены два К-триггера,D-триггер, элемент И и двоичный счетчик, причем счетные Ц.ХОДЫ первого и второго К-триггеров соединены соответственно с входом устройства и выходом элемента задержки , выходы первого и второго К-триггеров соединены с соответствующими входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с тактирующим входом В -триггера, и первым входом элемента И, второй вход которого соединен с выходом D-триггера, выход элемента И соединен со счетным входом двоичного счетчика, выход § которого соединен с входом элемента ИЛИ и вл етс выходом индикации СЛ устройства, установочный вход устройства соединен с нулевыми входами всех триггбГров и двоичного счетчика. СП СП 05A DEVICE FOR MONITORING THE PULSE SEQUENCE, containing a delay element, an OR element, and an EXCLUSIVE OR element, the input of the delay element being the device input, the output of the OR element being the output of the device malfunctioning, in order to increase the accuracy of the control, two K-flip-flop, D-flip-flop, element And and a binary counter, the counting DI of the first and second K-triggers are connected respectively to the input of the device and the output of the delay element, the outputs of the first and second K-three geers are connected to the corresponding inputs of the EXCLUSIVE OR element, the output of which is connected to the clocking input of the B trigger, and the first input of the AND element, the second input of which is connected to the output of the D flip-flop, the output of the And element is connected to the counting input of the binary counter, the output of which is connected to the input of the OR element is the output indication of the device's CL, the installation input of the device is connected to the zero inputs of all the trigger and the binary counter. JV 05

Description

Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных устройствах и в аппаратурах дл тестировани вычислительных устройств. The invention relates to computing and can be used in digital computing devices and apparatus for testing computing devices.

Известно устройство дл контрол последовательности импульсов, содержащее два элемента ИЛИ, триггер со счетньом входом, элемент И и элемент задержки 1.A device for controlling a sequence of pulses is known, which contains two OR elements, a trigger with a counter input, an AND element, and a delay element 1.

Однако это устройство не обнаруживает лишних импульсов в контролируемой последовательности.However, this device does not detect excess pulses in a controlled sequence.

Наиболее близким по технической сущности к предлагаемому вл етс устройство дл контрол последовательности импульсов,содержащее элемент ИЛИ, элемент ИСКЛЮЧАО ЕЕ ИЛИ, элемент задержки и кол&цевой регистр сдвига, причем информационный вход устройства соединен с первым входом ; элемента ИСКЛЮЧАЩЕЕ ИЛИ и входом элэлемента задержки, выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, ВЫХОД которого соединен с тактовым входом кольцевого регистра сдвига, выходы которого, начина с третьего разр да, соединены с входами элемента ИЛИ, выход которого вл етс выходом устройства 2.The closest in technical essence to the present invention is a device for controlling a sequence of pulses containing an element OR, an element EXCLUDING ITS OR, a delay element and a collective shift register, with the information input of the device connected to the first input; the EXCLUSIVE OR element and the input of the delay element, the output of which is connected to the second input of the EXCLUSIVE OR element, the OUTPUT of which is connected to the clock input of the ring shift register, whose outputs, beginning with the third bit, are connected to the inputs of the OR element, whose output is the output of device 2 .

Недостаток устройства - обнаружение искажений контролируемой последовательности , т.е, реакци на пропадание и включение лишнего импульса как при посто нстве длительности импульсов , так и при ее изменении . Если в контролируемой последовательности по витс импульс , длительность которого изменилась в пределах периода, то на входах элемента ИСКЛЮЧАЮИЩЕ ИЛИ дважды по в тс импульсы разной длительности. В результате с выхода элемента ИСКЛЮЧАКЯЦЕЕ ИЛИ на вход кольцевого регистра сдвига поступ т два импульса, что эквивалентно искажени м во входной импульсной последовательности. Информаци об искажени х при этом будет недостоверной.The drawback of the device is the detection of distortions of the controlled sequence, i.e., the response to the disappearance and the activation of an extra pulse both when the pulse duration is constant and when it changes. If in a controlled sequence there is a pulse, the duration of which has changed within a period, then at the inputs of the element EXCLUSIVE OR there are twice in ts pulses of different duration. As a result, two pulses are received from the output of the EXCLUSIVE OR element to the input of the ring shift register, which is equivalent to the distortions in the input pulse sequence. Distortion information in this case will be unreliable.

Цель изобретени - повышение достоверности контрол .The purpose of the invention is to increase the reliability of the control.

Поставленна цель достигаетс тем, что в устройство дл контрол последовательности импульсов, содержащее элемент задержки, элемент ИЛИ и элемент ИСКЛГОЧАЮЩЕЕ ИЛИ, причем вход элемента задержки вл етс входом устройства, выход элемента ИЛИ вл етс выходом неисправности устройства , введены два К-триггера, Б-триггер, элемент И и двоичный счетчик ,причем счетные входа первого и второго К-триггеров соединены соответственно с входом устройства и выходом элемента задержки, выходы первого и второго К-триггеров соедиг нены с соответствующими входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, ВЫХОД которого соединен с тактирующим входом В-триггера и первым входом элемента И, второй вход которого соединен с выходом Г -триггера, выход элемента И соединен со счетным входом двоичного счетчика, выход которого соединен с входом элемента ИЛИ и вл етс выходом индикации устройства, установочный вход устройства соединен с нулевым входами всех триггеров и дно ичного счетчика.This goal is achieved by the fact that the device for controlling a pulse sequence containing a delay element, an OR element and an EXCLUSIVE OR element, and the input of the delay element is the device input, the output of the OR element is the output of the device malfunction, two K-triggers are entered, B- trigger, element And and a binary counter, and the counting inputs of the first and second K-flip-flops are connected respectively to the input of the device and the output of the delay element, the outputs of the first and second K-flip-flops are connected to the corresponding their inputs are EXCLUSIVE OR, whose OUTPUT is connected to the clock input of the B-flip-flop and the first input of the AND element, the second input of which is connected to the output of the D-trigger, the output of the AND element is connected to the counting input of the binary counter, the output of which is connected to the input of the OR element A device indication output, the device setup input is connected to the zero inputs of all the flip-flops and the bottom counter.

На чертеже приведена функциональна схема предлагаемого устройства.The drawing shows a functional diagram of the proposed device.

Устройство дл контрол последовательности импульсов содержит вход 1 устройства, элемент 2 задержки, К-тргеры 3 и 4, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, элемент И 6,D -триггер 7, двоичный счетчик 8, выход 9 индикации устройства , элемент ИЛИ 10, выход 11 неисправности устройства и установочный вход 12 устройства.The device for controlling the pulse sequence contains device input 1, delay element 2, K-trags 3 and 4, EXCLUSIVE OR 5 element, AND 6 element, D-trigger 7, binary counter 8, device display output 9, OR element 10, output 11 device malfunctions and device installation input 12.

Вход 1 устройства соединен со сченым входом триггера 3 и входом элемента 2 задержки, выход которого соединен со счетным входом триггера 4, а выходы триггеров 3 и 4 соединены с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, выход которого соединен с входом элемента И 6 и тактовым входом триггра 7, выход которого соединен с втор входом элемента И 6, выход которого соединен с тактовым входом двоичного счетчика 8, выход которого соединен с выходом 9 индикации устройства и входом элемента ИЛИ 10, выход которого соединен с выходом 11 неисправности устройства, а установочный вход 12 устройства соединен с входами установки в нуль триггеров 3,4 и 7 и двоичного счетчика 8.The input 1 of the device is connected to the counted input of the trigger 3 and the input of the delay element 2, the output of which is connected to the counting input of the trigger 4, and the outputs of the trigger 3 and 4 are connected to the inputs of the EXCLUSIVE OR 5 element, the output of which is connected to the input of the AND 6 element and the clock input of the trigger 7, the output of which is connected to the second input of the element 6, the output of which is connected to the clock input of the binary counter 8, the output of which is connected to the output 9 of the device display and the input of the element OR 10, the output of which is connected to the output 11 of the device malfunction and The device's input 12 is connected to the inputs to zeroing the triggers 3,4 and 7 and the binary counter 8.

На вход В-триггера 7 посто нно подаетс логическа 1.Logic 1 is constantly fed to the input of the B-flip-flop 7.

Устройство работает следующим обраэом.The device works as follows.

Перед поступлением на вход 1 устройства контролируемой импульсной последовательности устройство приводитс в исходное состо ние по установочному входу 12. При этом триггеры 3,4, 7 и счетчик 8 устанавливаютс в нулевое состо ние.Before the monitored pulse sequence arrives at the input 1 of the device, the device is reset to the initial input 12. The triggers 3,4, 7 and the counter 8 are then set to the zero state.

При поступлении на вход 1 устройства первого импульса контролируемой последовательности он попадает на вход элемента 2 задержки (длительность задержки равна периоду контролируемой последовательности ) и счетный вггод триггера 3, устанавлива его в единичное состо ние. Так как на входы элемента ИСКЛЮЧАЮ1ЦЕЕ ИЛ 5 поступают одновременно логический О с выхода триггера 4 и логическа 1 с выхода триггера 3, на его выходе по вл етс логическа 1, котора не измен ет состо ние триггеpa .7, реагирующего по тактовому входу на отрицательный фронт. При этом поступающий с вьлхода триггера 7 логический О запирает элемент И 6 и состо ние счетчика 8 не измен етс При поступлени 1 на вход 1 устройства второго импульса контролируемой последовательности он устанавливает триггер 3 в нулевое состо ние, а триггер 4 устанавливаетс в единичное состо ние первым импульсом, задержанным элементом 2 задержки. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 сохран етс логическа 1, и состо ни триггера 7 и счетчика 8 не измен ютс . Следовательно, при отсутствии искажений контролируемой последовательности триггеры 3 и 4 синхронно переключаютс , а на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 сохран етс логическа 1. С приходом последнего импульса триггеры 3 и 4 переключаютс , а чере врем задержки элемента 2 задержки переключаетс только триггер 4. При этом на входах элемента ИСКЛЮЧАЮ ЦЕЕ ИЛИ 5 по вл ютс равнозначные сигналы , а на его выходе - отрицательный фронт, который устанавливает триггер 7 в единичное состо ние. Логический О на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 по вл етс раньше чем логическа 1 на выходе триггера 7, поэтому состо ние выхода элемента И 6 не измен етс , а счетчик остаетс в исходном состо нии. Таким образом, на выходе элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5 на врем поступле ни на вход 1 устройства контролируемой последовательности без искажений формируетс один импульс, положительный фронт которого формируетс первым импульсом, а отрицательный последним импульсом данной последовательности . Если в контролируемой последовательности возникают искажени периода (пропадают либо по вл ютс лишние импульсы ), то последовательность разбиваетс на несколько участков без искажений, каждый из которых вызывает по вление импульса на выходе элемента ИСКЛЮЧАВДЕЕ ИЛИ 5. Первый из этих импульсов установит триггер 7 в единичное состо ние, а последующие будут проходить через элемент И б и подсчитыватьс двоичным счетчиком 8. Двоичный код количества искажеНИИ поступит на выход 9 индикации устройства. После поступлени первого и последующих импульсов на вход счетчика 8 на его выходах будет хот бы однаединица , в результате чего на выход 11 неисправности устройства с выхода элемента ИЛИ 10 будет поступать логи-ческа 1, сигнализирующа о наличии искажений в контролируемой последовательности . Таким образом, в процессе контрол последовательности импульсов устрюйство будет реагировать только на пропа. дание и включение лишних импульсов независимо от того, мен етс их длительность или нет.When a monitored sequence arrives at the input 1 of the device 1, it enters the input of the delay element 2 (the delay time is equal to the period of the controlled sequence) and the counting period of trigger 3 sets it to one state. Since the inputs of the EXCLUSIVE1LILE5 element simultaneously receive a logical O from the output of trigger 4 and a logical 1 from the output of trigger 3, a logical 1 appears at its output which does not change the state of the trigger .7 reacting on the clock input to the negative front . At the same time, the logic O coming from the trigger 7 locks the element 6 and the state of the counter 8 does not change. When 1 arrives at input 1 of the device of the second pulse of the controlled sequence, it sets the trigger 3 to the zero state, and the trigger 4 is set to the first state impulse delayed by element 2 delay. At the output of the EXCLUSIVE OR 5 element, logical 1 is saved, and the states of the trigger 7 and the counter 8 do not change. Consequently, in the absence of distortions of the monitored sequence, triggers 3 and 4 synchronously switch, and at the output of the EXCLUSIVE OR 5 element, logical 1 is saved. With the arrival of the last pulse, triggers 3 and 4 switch, and the delay time of the delay element 2 only switches 4. Equivalent signals appear at the inputs of the EXCLUSIVE CEE or 5 element, and a negative front appears at its output, which sets trigger 7 to a single state. The logical O on the output of the EXCLUSIVE OR 5 element appears earlier than the logical 1 on the output of the trigger 7, therefore the output state of the AND 6 element does not change, and the counter remains in the initial state. Thus, at the output of the EXCLUSIVE OR 5 element at the time of arrival at the input 1 of the monitored sequence device, one pulse is formed without distortion, the positive front of which is formed by the first pulse and the negative one by the last pulse of the sequence. If in the controlled sequence period distortions occur (unnecessary pulses disappear or appear), the sequence is divided into several sections without distortions, each of which causes the appearance of a pulse at the element output EXCEPT OR 5. The first of these pulses will set trigger 7 in one state and the next will pass through the element And b and will be counted by the binary counter 8. The binary code of the number of distortion will arrive at the output 9 of the device display. After the first and subsequent pulses arrive at the input of the counter 8, at its outputs there will be at least one unit, resulting in the output 11 of the device’s malfunction from the output of the OR 10 element will receive a logical 1 signaling the presence of distortions in a controlled sequence. Thus, in the process of controlling the pulse sequence, the device will respond only to the prop. giving and switching on extra pulses, regardless of whether their duration varies or not.

Claims

DEVICE FOR CONTROLLING A PULSE SEQUENCE, containing a delay element, an OR element, and an EXCLUSIVE OR element, wherein the input of the delay element is an input of the device, the output of the OR element is an output of a device malfunction, characterized in that, in order to increase the reliability of the control, two K-flip-flop, D-flip-flop, And element and binary counter, moreover, the counting centers of the first and second K-flip-flops are connected respectively to the input of the device and the output of the delay element, the outputs of the first and second “-triggers with are connected to the corresponding inputs of the EXCLUSIVE OR element, the output of which is connected to the clocking input of the 5-trigger and the first input of the And element, the second input of which is connected to the output of the D-trigger, the output of the And element is connected to the counting input of the binary counter, the output of which is connected to the input of the OR element and is the output of the device indication, the installation input of the device is connected to the zero inputs of all triggers and the binary counter.

₍₁₉ , SU, 1070556