SU563713A1 - Analog-to-digital converter - Google Patents

Analog-to-digital converter

Info

Publication number
SU563713A1
SU563713A1 SU7602308751A SU2308751A SU563713A1 SU 563713 A1 SU563713 A1 SU 563713A1 SU 7602308751 A SU7602308751 A SU 7602308751A SU 2308751 A SU2308751 A SU 2308751A SU 563713 A1 SU563713 A1 SU 563713A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
clock
trigger
Prior art date
Application number
SU7602308751A
Other languages
Russian (ru)
Inventor
Вячеслав Вячеславович Браткевич
Михаил Ефимович Бородянский
Александр Иванович Матвеев
Владимир Леонидович Онопко
Олег Викторович Сергачев
Алексей Петрович Стахов
Original Assignee
Таганрогский Радиотехнический Институт Имени В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский Радиотехнический Институт Имени В.Д.Калмыкова filed Critical Таганрогский Радиотехнический Институт Имени В.Д.Калмыкова
Priority to SU7602308751A priority Critical patent/SU563713A1/en
Application granted granted Critical
Publication of SU563713A1 publication Critical patent/SU563713A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

1one

Изобретение относитс  к вычислительной технике и может использоватьс  в те.хнике аналого-цифровых преобразователей (АЦП).The invention relates to computing technology and can be used in the technology of analog-digital converters (ADC).

Известен преобразователь аналог - код, содержащий АЦП, регистры тактов, тактовый генератор, дешифратор и устройство управлени  1. Однако он обладает .малым быстродействием .A known analogue converter is a code containing ADC, clock registers, a clock generator, a decoder, and a control device 1. However, it has a low speed.

Известен аналого-цифровой преобразователь , содержащий трехфазный генератор тактовых и.мцульсов, регистр тактов, устройство сравнени , регистр результата, дешифратор, блок коррекции результата и декодирующий преобразователь, выход последнего соединен с первым входом схемы сравнени , к второ.му входу которой подключен выход источника преобразуемого напр жени , а выход ее соединен с первым входом регистра результата и с первым входом дешифратора, выход которого подключены к первому входу блока коррекции результата, выход последнего соединен с вторым входом регистра результата и вторы.м входом регистра тактов, выход которого цодключен к второму входу дешифратора, с третьим входом которого соединены выход регистра результата и вход декодирующего преобразовател , первый, второй и третий выходы генератора тактовых импульсов подключены соответственно к третьему входу схемы сравнени , к второму входу блока коррекции результата 2. При возникновении в цеп х измерени  кодируемой величины импульсных помех конечный результат преобразовани  может значительно отличатьс  от истинного результата .A analog-to-digital converter is known, which contains a three-phase clock generator and pulse clock, a clock register, a comparison device, a result register, a decoder, a result correction block and a decoding converter, the output of the latter is connected to the first input of the comparison circuit, the output of which is connected to the second input. the converted voltage, and its output is connected to the first input of the result register and to the first input of the decoder, the output of which is connected to the first input of the result correction block, the output of the last It is single with the second input of the result register and the second input of the register of cycles, the output of which is connected to the second input of the decoder, the third, input of which is connected to the output of the result register and the input of the decoding converter; the first, second and third outputs of the clock generator are connected respectively to the third input of the circuit comparison, to the second input of the result correction unit 2. When the impulse noise value appears in the measurement circuits of the coded value, the final result of the conversion may differ significantly ie the true result.

Целью изобретени   вл етс  повышение помехозащищенности аналого-цифрового преобразовател  относительно импульсных помех, возникающих в цеп х измерени  кодир}емойThe aim of the invention is to increase the noise immunity of the analog-to-digital converter with respect to the impulse noise arising in the coding measurement circuit

величины.quantities.

Это достигаетс  тем, что в аналого-цифровой преобразователь, содержащий устройство управлени , соединенное с блоком коррекции результата, регистром результата,This is achieved in that an analog-to-digital converter containing a control device connected to the result correction unit, the result register,

генератором тактовых импульсов и регистром тактов, выход которого подключен к одному из входов дешифратора, к другому входу которого подключен выход регистра результата, выход дешифратора соединен через блок коррекции результата с кoppeктиpyющи и входами регистра тактов и регистра результата, выход регистра результата через декодирующий преобразователь соединен с первым входом элемента сравнени , к второ.му входу которого подключен выход источника преобразуемого иаир жени , а с третьим в.чодом элемента сравнени  соединен первый выход генератора тактовых импульсов, введены счетчик числа импульсов опроса элемента сравнени ,The clock generator and clock register, the output of which is connected to one of the decoder inputs, to the other input of which the output of the result register is connected, the output of the decoder is connected through a result correction unit with correction and inputs of the register of measures and result register, the output of the result register through a decoding converter is connected to the first input of the comparison element, to the second input of which the output of the source of the transformed iair is connected, and with the third century of the comparison element the first output is connected od clock generator, the number of pulses counter administered survey comparing element,

счетчик числа срабатываний элемента сравнеПИЯ , блок логических элементов, вентили, триггеры , причем к едниичиому входу первого триггера иодключен выход элемента еравнепн , выход нервого триггера соединен с уиравл югцим входом первого вентил , к другому входу которого нодключен первый выход генератора тактовв1х нмпульсов, выход нервого вентн.ч  нодк.иочен к счетному входу счетчика числа имнульсов опроса элемента сравнени , выход которого соединен с уиравл 101ЦИМ входом второго вентил , через втоpoii вход которого второй выход генератора тактоввьх нмпульсов подключен к установочному входу счетчика числа импульсов опроса элемента сравнени , к «нулевому входу первого трнггера и к установочному входу счетчика чнсла срабатываний элемента сравнени , к счетному входу которого нодключен выход элемента сравнени , первый выход счетчика чис.та срабатываний э;1емента сравнепн  соедннен с уиравл югцим входом третьего ве1ггпл , через второй вход которого третий выход генератора тактовых имиульсов подключен к тактовому входу регистра тактов, а к ч1)авл юпгему входу регистра тактов и первому входу блока логических элементов подк;1Ючеп выход второго трнггера, «едипичный вход которого соединен с вторым выходом счетчика числа срабатываппй элемепта сравнени , «нулевой вход второго триггера соедннен с первым выходом генератора тактов, выход ycrpoiicTBa унравленп  соединен с установочными входами счетчиков числа имиульсов опроса элемента сравнени , счетчика числа срабатываний элемента сравнени  и нервого триггера, второй вход блока логических элементов соединен с выходом регистра тактов, а выход блока логических элементов подключен к соответствуюп1,ему входу регистра результата .the counter of the number of actuations of the element Comparative, the block of logic elements, valves, triggers, the output of the element is connected to the single input of the first trigger, the output of the nerve trigger is connected to the input of the first valve, to the other input of which the first output of the clock generator is connected, the outputs are connected, and the outputs of the first valve are connected. . h.doc. to the counting input of the counter of the number of pulses of the interrogation of the comparison element, the output of which is connected to the uiravl 101CIM input of the second valve, through the second input of which the second output of the generator The operating pulses are connected to the setup input of the counter of the number of polling pulses of the reference element, to the "zero input of the first trnger and to the installation input of the counter of the comparison element triggers, to the counting input of which the output of the comparison element is connected, the first output of the counter of the number of operations e; It is connected with uiravl yugzim by the input of the third wave, through the second input of which the third output of the clock emulators is connected to the clock input of the clock register, and to ch1) avl yupmem register input 1Uchep output of the second trnger, "the typical input of which is connected to the second output of the counter of the number of operation of the comparison element," the zero input of the second trigger is connected to the first output of the clock generator; interrogation of the comparison element, the counter of the number of operations of the comparison element and the nerve trigger, the second input of the block of logic elements is connected to the output of the register of cycles, and the output of the x sootvetstvuyup1 elements connected to he entry of result register.

На чертеже представлена структурна  схема предлагаемого аналого-ппфрового преобразовател .The drawing shows a structural diagram of the proposed analog-to-digital converter.

Преобразователь содержит элемент 1 сравнени , счетчик 2 числа срабатывапнй элемента сравиеии , триггер 3, ве1ггнль 4, геиератор 5 тактовых имиульсов, счетчик 6 нмнульсов f)nроса элемепта сравпени , вептплп 7 п 8, регистр 9 тактов, триггер 10, блок 11 логпческпх элементов, ден1ифратор 12, регпстр 13 результата , декодирующий преобразователь 14, нсточник 15 измер емого напр жени , блок 16 коррекпии результата, устройство 17 унравлени .The converter contains the element 1 of the comparison, the counter 2 of the number of the element of the trigger, the trigger 3, the trigger 4, the geyrator of 5 clock emulses, the counter 6 nm pulses f) of the match element, the speed index 7, the register of 9 cycles, the trigger 10, block 11 of the charts, the elec- The converter 12, the reg result 13, the decoding converter 14, the source 15 of the measured voltage, the result correction block 16, the control device 17.

Выход элемепта 1 сравнени  нодключеп к счетпому входу счетчика 2 и «единичпому входу триггера 3, выход которого соединен с управл ющнм входо.м вентил  4, через другой вход которого первый выход геператора 5 тактовых импульсов соединен со счетным входом счетчика 6. Счетчик 6 управл ет вентилем 7, через который второй выход геператора 5 соеднпеп с устаповочпыми входами счетчиков 2 и fi и триггера 3. Первый выход счетчика 2 управл ет вептилем 8, через который третий выход генератора о подключен к тактовому входу регистра 9 тактов, второй выход счетчика 2 соедппен с устаповочпым входом триггера 10, выход которого подключен к управл ющим входам блока 11 логических элементов и регистра 9 тактов. Последний построен таки.м образом, что прп отсутствии сигпала па управл ющем входе по тактовому входу осуществл етс  продвнженпе единицы, записанной в первом такте, а прп палпчни сигнала едиппна продвигаетс  в регистре через разр д. Выход регистра 9 тактов соединен с входом дешифратора 12 и через блок 11 логических элементов с входом регистра результата 13, выход которого иодключен к второму входу деи1ифратора 12 и через декоднруюпип преобразователь 14 к входу элемепта 1, с вторым входом которого соедннеп выход источннка 15 из.мер емого иапр жепи .The output of the comparison element 1 to the counter input of the counter 2 and the one input of the trigger 3, the output of which is connected to the control input of the valve 4, through another input of which the first output of the 5 clock pulse generator is connected to the counting input of the counter 6. The counter 6 controls valve 7, through which the second output of the heater 5 connects to the set inputs of counters 2 and fi and the trigger 3. The first output of counter 2 controls the septile 8, through which the third output of the generator o is connected to the clock input of the register 9 clocks, the second output tchika 2 soedppen with ustapovochpym input flip-flop 10, whose output is connected to the control inputs of the logic unit 11 and register elements 9 cycles. The latter is constructed in such a way that the absence of the sigpal on the control input through the clock input is carried out by the unit recorded in the first cycle, and the signal input signal is advanced in the register through the bit. The register output 9 cycles is connected to the input of the decoder 12 and through the block 11 logic elements with the input of the result register 13, the output of which is connected to the second input of the deifferator 12 and through the decoder converter 14 to the input of the element 1, with the second input of which is connected the output of the source 15 Fuck

К третьему входу элемепта 1 нодк.тючеп второй выход геператора 5, который также соедин етс  с установочным входом триггера 10. Выход дешифратора 12 иодключеп через блок 16 коррекции результата к корретирующим входа .м регистра 13 результата и регистра 9 тактов. Устро |ство 17 уиравлепи  предпазначепо дл  приведенп  в исходное состо ние регистров 13, 9, счетчиков 2, 6 триггера 3, дл  чего перBbui выход ycTpoiicTBa 17 подключеп к установочным входам указапных элементов. Второй выход устройства 17 подключеп к управл юпгему входу блока 16 коррекпии результата, а третий выход --к входу геператора 5.To the third input of the element 1 there is a second output of the heater 5, which is also connected to the installation input of the trigger 10. The output of the decoder 12 and the key switch through the result correction block 16 to the correcting input register 13 of the result register and the 9 clock register. The setting 17 of the device is assigned to the initial state of the registers 13, 9, the counters 2, 6 of the trigger 3, for which the output of the ycTpoiicTBa 17 is connected to the installation inputs of the pointer elements. The second output of the device 17 is connected to the control input of the result correction unit 16, and the third output to the input of the heater 5.

Рассмотрим работу АЦП дл  случа , когда интервал иеоиределепиости равен (О-8). Дл  обеспечени  оптимального кодировапи  информации в условп х действи  одипочных импульспых помех (т. е. за мипимальиое число тактов ) должны быть выбрапы следующие веса разр де), начппа  со старшего, 3,2,1,1.Consider the operation of the ADC for the case when the interval of the determination is equal to (O-8). In order to ensure the optimal coding of information in the conditions of the action of single-point impulsive interferences (i.e., for the minimum number of cycles), the following discharge weights should be selected, starting with the highest, 3,2,1,1.

Работа преобразовател  состоит из трех режимов:The operation of the converter consists of three modes:

--- режим, прп котором отсутствуют сбои в процессе апалого-цпфрового преобразовани  как в эле.мептах пам тп под воздействием виутрсппнх помех, так и в элементе сравнени  под воздействием внешних иомех;--- a mode where there are no failures in the process of digital conversion both in the memory modules under the influence of interference and in the comparison element under the influence of external objects;

-- сбон элементов нам ти регистра тактой п регистра результата отсутствуют, однако на цепи пзмерепн  кодпруемой величипы воздействуют одпократпые отрицате.тьные импульсные помехи;- there is no register of elements of this type of register and a register of the result, however, a single negative negative interference interfered with the circuit of the code-controlled variable;

--- пмеютс  сбои элеме1ггов пам тн регистров тактов и результата.--- There are failures of the memory of registers of clocks and result.

Предположим, что ЛЦП работает в услови х импульсных помех отрицательной пол рности , а элемент сравнени  работает по следуюпгему условию: сигнал с выхода элемепта сравненн  Q;,c равенSuppose that the LCP operates under the conditions of impulse noise of negative polarity, and the comparison element operates according to the following condition: the signal from the output of the element is compared to Q;, c is equal to

Qge 1, если Qge 1 if

(1) (2) Q,e 0, если и/- и,,.(1) (2) Q, e 0, if and / - and ,,.

Преобразователь работает следуюшим образом .The converter works as follows.

Устройство 17 управлени  вырабатывает две команды на начало кодировани : по первой устанавливаютс  в исходные «нулевые состо ни  триггер 3, счетчики 2 и 6, регистры 13 и 9, а по второй осуществл етс  запуск генератора 5, каждый такт которого включает три микротакта . На первом микротакте через вентиль 8 производитс  продвижение «единицы в соответствующих (/С-г1)-й или (/(-|-2)-й разр д регистра 9, который через блок 11 логических элементов устанавливает в «единичное состо ние ()-й или (/(-г2)-й триггер в регистре 13 результата, унравл ющий соответствующим разр дом декодирующего преобразовател  14, что соответствует добавке (Х+1)го или (/(4-2)-го эталона к ранее существовавшему эталонному напр жению. На втором микротакте осуществл етс  опрос элемента 1 сравнени , запись информации в счетчике 2 и 6 и устанавливаетс  в «нулевое состо ние триггер 10, а на третьем микротакте устанавливаютс  Б нулевое состо ние триггер 3 и счетчики 2 и 6.The control device 17 generates two commands at the beginning of the coding: the first sets the initial 3 zero states trigger 3, counters 2 and 6, registers 13 and 9, and the second starts the generator 5, each clock cycle includes three micro cycles. On the first micro-tact, through the gate 8, the unit is promoted in the corresponding (/ C-D1) -th or (/ (- | -2) -th register bit 9, which through block 11 of the logic elements sets the "single state ()" th or (/ (- r2) th trigger in the result register 13, which controls the corresponding bit of the decoding converter 14, which corresponds to the addition of (X + 1) th or (/ (4-2) -th reference) to the previously existing reference In the second microtack, the element 1 is compared, the information is recorded in the counter 2 and 6 and the "Null state flip-flop 10, and the third mikrotakte mounted B null state trigger 3 and the counters 2 and 6.

Нусть преобразуемое напр жение U равно 2,5 условным единицам. Тогда, после запуска генератора, в первом микротакте первого такта произойдет подключение к второму входу элемента 1 первого эталона декодирующего преобразовател  (в напшм случае равного по весу трем условным единицам). На втором микротакте на выходе элемента I будет «единичный сигнал, так как выполп етс  условиеNust the transformed voltage U is equal to 2.5 arbitrary units. Then, after starting the generator, in the first micro tact of the first clock cycle, the first standard of the decoding converter will be connected to the second input of the element 1 (in the case of equal weight to three conventional units). On the second microtack, the output of element I will be a "single signal, since the condition

(1) и триггер 3 устанавливаетс  в «единичное состо ние, а в счетчики 6 и 2 будет записано по единице. В третьем микротакте триггер 3 и счетчики 2и 6 сохран т записанную в них информацию , так как счетчик б запрещает црохождение тактового имиульса через вентиль 7. Так как в первом такте произощло срабатывание элемента 1, то на втором такте опрос элемента 1 будет производитьс  дл  такого же(1) and the trigger 3 is set to "one state, and counters 6 and 2 will be recorded one at a time. In the third micro tact, trigger 3 and counters 2 and 6 retain the information recorded in them, since counter B prohibits clock emulsions from passing through valve 7. Since element 1 has triggered in the first cycle, element 1 will be polled in the second cycle

соотношени  между U и U, что и на предыдущем такте. Поэтому в первом микротакте второго такта импульс генератора 5 не проходцт через вентпль 8, ца управл ющем входе которого присутствует запрещающцй потенццал счетчика 2. В регцстрах 9 ц 13 остаетс  комбинаци  1000. Во втором микротакте произойдет срабатывание элемента 1 по условию (2). В счетчики 2 ц 6 добавитс  по одцой единице , и в них установитс  число «10 а триггер 10 перейдет в «единичное состо ние. На третьем микротакте второго такта произойдет стирание информаццц из счетчиков 6 и 2 и триггер 3 установитс  в «нулевое состо ние, так как на управл юн1ем входе вентил  7 будет разрешающий потенциал. На первом мнкротакте третьего такта в регистрах 9 ц 13 будет записано число 0010, т. е. произойдет подключение не очередного ()-го эталона, а ()-го эталона, что обеспечиваетс  трпггером 10, который готовит соответствующие цепи цо управл ющему входу регистра 9. Дальнейша  работа АЦН ц уже рассмотрецные два такта преобразовани  представлены в табл.1.the relationship between U and U, as in the previous clock cycle. Therefore, in the first micro tact of the second clock pulse of the generator 5 does not pass through the ventilation 8, the control input of which contains the inhibiting potential of counter 2. In regstar 9 and 13 there is a combination of 1000. In the second microtak the element 1 will trigger according to condition (2). In counters 2 and 6, the unit will be added one by one, and the number "10 will be set in them, and the trigger 10 will change to" one state. On the third micro tact of the second clock cycle, the information from the counters 6 and 2 will be erased and the trigger 3 will be set to the “zero” state, since the control potential of the valve 7 will be at the control input. The first cycle of the third clock cycle in registers 9 and 13 will record the number 0010, i.e. the connection will be made not of the next () standard, but () the standard, which is provided by trgger 10, which prepares the corresponding circuits for the control input of the register 9. The further work of the ATSN and the already considered two conversion cycles are presented in Table 1.

Т а б л II ц а 1T a b l II c a 1

Результат кодировани  ООП формируетс  в регистре 13 результата.The result of encoding the OOP is generated in the result register 13.

Работу преобразовател  во втором режиме рассмотрим дл  случа , когда ,5 условным единицам и на втором такте возникает одиночна  помеха с амплитудой, значительно большей величииы эталонного напр жени . Работа АЦН в чтом режиме описываетс  табл. 2.The operation of the converter in the second mode will be considered for the cases when, in 5 conventional units and on the second cycle, there is a single disturbance with an amplitude much greater than the magnitude of the reference voltage. The operation of the ACS in which mode is described in Table. 2

Из рассмотренных примеров видно, что счетчики 6 и 2 совместно с триггерами 10 и 3, вентил ми 4, 7 и 8 должны обеспечить в случае двукратного срабатывани  элемента 1 на очередном такте нрод:;ижение единицы в регистре 9 через разр д и оирос элемента 1. Таким образом, за наименьшее количество тактов данный нреобразовательпозвол ет в ходе формировани  выходного кода обнаружить и исправить результат воздействи  на втором такте одиночной отрицательной помехи.From the considered examples it can be seen that counters 6 and 2 together with triggers 10 and 3, valves 4, 7 and 8 should ensure in the case of double triggering of element 1 at the next tact of the nrod:; unit reduction in register 9 through the discharge and oryros of element 1 Thus, in the least number of clocks, this instructor allows, during the formation of the output code, to detect and correct the result of the effect on the second cycle of a single negative interference.

В третьем режиме признаком сбо   вл етс  совпадение состо ний одноименных триггеров в регистрах 9 и 13, что обнаруживаетс  дешифратором и по команде устройства 17 управлени  блоком 15 коррекции результата производитс  исправленпе ошибки.In the third mode, a sign of failure is the coincidence of the states of the same trigger in registers 9 and 13, which is detected by the decoder and, by a command of the control unit 17, the result correction unit 15 is corrected.

Формула и 3 о б р е т е и и  Formula and 3 about b and e and

Аналого-цифровой преобразователь, содержащий устройство управлени , соединенное с блоком коррекции результата, регистром результата , генераторо.м тактовых импульсов п регистром тактов, выход которого цодключен к одному из входов деп1ифратора, к другому входу которого подключеп вы.код регистра результата , выход дешифратора соединен через блок коррекции результата с корректирующими входами регистров тактов и регистра результата , выход регистра результата через декодирующий преобразователь соединен с первы .м входом элемента сравнени , к второму входу которого подключен выход источника преобразуемого напр жени , а с третьим вхоцом элемента сравнени  соединен первый выход генератора тактовых импульсов, от л ц ч ающийс  тем, что, с целью иозыпшпи  помехоустойчивости , в него введепы счетчик числа импульсов опроса элемента сравнени , счетчик числа срабатываний элеме}1та сравненп .An analog-to-digital converter containing a control unit connected to a result correction unit, a result register, a clock pulse generator and a register of clock cycles, the output of which is connected to one of the inputs of the depumer, to another input of which the output register code is connected, the output of the decoder is connected through the result correction block with the correction inputs of clock registers and the result register, the output of the result register through a decoding converter is connected to the first input of the element compared to The output of the source of the voltage being converted is connected to the second input, and the first output of the clock generator is connected with the third input of the reference element, which is based on the fact that, in order to reduce the noise immunity, the counter of the number of pulses of the reference element is entered into it, count of the number of operations of the element} 1ta

блок логических элемептов, вентили, триггеры, причем к единичному входу иервого триггера подключен выход элемента сравнени , выход иервого триггера соедпнеи с уиравл ющим входом первого вентил , }: другому входу которого подключен первый выход генератора тактовых и.мпульсов, выход первого вентил  цодключен к счетному входу счетчика числа импульсов опроса элемента сравнени , выход которого соединен с управл ющим входом второго вентил , через второй вход которого второй выход генератора тактовых импульсов подключен к установочному входу счетчика числа и.мпульсов опроса элемента сравнени , «нулевому входу первого триггера и к установочному входу счетчика числа срабатываний элемента сравнени , к счетному входу которого подключен выход элемента сравнени , первый выход счетчика числа срабатываний элемента сравнени  соединен с управл ющим входом третьего вентил , через второй вход которого третий выход генератора тактовых импульсов подключен к тактовому входу регистра тактов, а к управл ющемуblock of logic elements, valves, triggers, the output of the comparison element is connected to the single input of the first trigger, the output of the first connection trigger with the gain input of the first valve}: to the other input of which the first output of the clock generator is connected, the output of the first valve is connected to the counting the input of the counter of the number of pulses of the interrogation element of the comparison, the output of which is connected to the control input of the second valve, through the second input of which the second output of the clock pulse generator is connected to the installation the input of the counter of the number of pulses of the interrogation of the comparison element, the zero input of the first trigger and the installation input of the counter of the number of operation of the comparison element, to the counting input of which the output of the comparison element is connected, the first output of the counter of the number of operation of the comparison element is connected to the second input of which the third output of the clock pulse generator is connected to the clock input of the clock register, and to the control input

входу регистра тактов и иерво.му входу блока логических э.те.ментов нодключен выход второго триггера, «единичный вход которого соединен с вторым выходом счетчика числа срабатываний элемента сравнени , «нулевой входthe input of the register of clock cycles and the worm. to the input of the block of logic elements are connected to the output of the second trigger, the "single input of which is connected to the second output of the counter of the number of operation of the comparison element," zero input

второго триггера соединен с первым выходом генератора тактовых импульсов, выход устройства управлени  соединен с установочны .ми входами счетчиков числа импульсов опроса элемента сравнени , счетчика числа срабатываний элемента сравнени  и первого триггера второй вход блока логических элементов соединен с выходом регистра тактов, а выход блока логических элементов цодключен к соответствующе .му входу регистра результата.The second trigger is connected to the first output of the clock generator, the output of the control device is connected to the installation inputs of the counters of the number of polling pulses of the comparison element, the counter of the number of operations of the comparison element and the first trigger, the second input of the logic elements block is connected to the output of the clock register, and the output of the logic elements block It is connected to the appropriate .mu input register of the result.

Источники информации, прин тые во внимание ири экспертизеSources of information taken into account

9 1. Авторское свидетельство СССР №444985, кл. G 01R 13/02, 30.06.72.9 1. USSR Author's Certificate No. 444985, cl. G 01R 13/02, 30.06.72.

10 2. Авторское свидетельство СССР № 310270, кл. Н ОЗК 13/02, 23.03.70.10 2. USSR author's certificate No. 310270, cl. H OZK 13/02, 23.03.70.

SU7602308751A 1976-01-04 1976-01-04 Analog-to-digital converter SU563713A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7602308751A SU563713A1 (en) 1976-01-04 1976-01-04 Analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7602308751A SU563713A1 (en) 1976-01-04 1976-01-04 Analog-to-digital converter

Publications (1)

Publication Number Publication Date
SU563713A1 true SU563713A1 (en) 1977-06-30

Family

ID=20643769

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7602308751A SU563713A1 (en) 1976-01-04 1976-01-04 Analog-to-digital converter

Country Status (1)

Country Link
SU (1) SU563713A1 (en)

Similar Documents

Publication Publication Date Title
SU563713A1 (en) Analog-to-digital converter
SU1141397A1 (en) Translator for monotonic codes
SU452849A1 (en) Angle Code Transducer
SU365829A1 (en) VOLTAGE CONVERTER TO CODE
SU364107A1 (en) FREQUENCY DIVIDER
SU482737A1 (en) Device for comparing binary numbers
SU799119A1 (en) Discriminator of signal time position
SU799143A1 (en) Pulse distributor
SU966660A1 (en) Device for measuring short pulse duration
SU712955A1 (en) Arrangement for converting digital code into time interval
SU365036A1 (en) INTEGRATING VOLTAGE CONVERTER
SU1187142A1 (en) Digital averaging meter of time intervals
SU1043675A1 (en) Frequency-pulse signal initial difference determination device
SU834889A1 (en) Code-to-frequency converter
SU766016A1 (en) Counting device
SU834848A1 (en) Pulse train generator
SU516036A1 (en) Ring Type Binary Coder
SU1388989A2 (en) A-d converter
SU809582A1 (en) Jonson's counter
SU752794A1 (en) Pulse recurrence rate to code converter
SU834927A1 (en) Counter testing de
SU875341A1 (en) Digital linear interpolator
SU961140A1 (en) Pulse recurrence rate to code integrating converter
SU599161A1 (en) Information recording arrangement
SU790099A1 (en) Digital pulse repetition frequency multiplier