SU365036A1

SU365036A1 - INTEGRATING VOLTAGE CONVERTER

Info

Publication number: SU365036A1
Application number: SU1671147A
Authority: SU
Priority date: 1971-06-07
Filing date: 1971-06-07
Publication date: 1972-12-28

Description

1one

Изобретение относитс к области цифровой электроизмерительной техники.This invention relates to the field of digital electrical measuring technology.

Известен интегрирующий преобразователь напр жени .в код, содержащий преобразователь напр жени в частоту, ключи, блок управлени , счетчик, формирователь периода помехи .The integrating voltage converter is known. In the code that contains the voltage to frequency converter, the keys, the control unit, the counter, and the period generator of the interference.

Недостатками известного устройства вл ютс низкое входное сопротивление, жесткие требовани к стабильности функции преобразовани измерительного преобразовател напр жени в частоту (ПНЧ) и его относительна сложность.The disadvantages of the known device are the low input impedance, the stringent requirements for the stability of the conversion function of the voltage-to-frequency converter (FC), and its relative complexity.

Предложенное устройство отличаетс от известных тем, что с целью повышени точности , помехоустойчивости и снижени требований к преобразователю напр жени в частоту в него введены двухпозиционный ключ, регистр пам ти, дополнительный счетчик, триггер , схемы совпадени кодов и записи обратного кода и преобразователь «код - напр жение , подключенный к счетчику и через двухпозиционный ключ ко входу преобразовател напр жени в частоту, выход которого соединен непосредственно со входом дополкительного счетчика и через ключи со входом регистра пам ти и счетчика, причем управл ющий вход первого ключа подключен к выходу блока управлени , второго ключа - к выходу триггера, один из входов которого и отановочный вход дополнительного счетчика соединены с выходом формировател помехи, а другой вход триггера подключен к выходу схемы сравнени кодов, включенный между дополнительным счетчиком и регистром пам ти, выход которого через схему записи обратного кода подключен к установочным входам счетчика.The proposed device differs from the known ones in order to increase accuracy, noise immunity and reduce the requirements for a voltage-frequency converter, a two-position key, a memory register, an additional counter, a trigger, a code match and reverse code writing circuit and a code-to-converter are entered into it. the voltage connected to the counter and through a two-position key to the input of the voltage-frequency converter, the output of which is connected directly to the input of the additional counter and through the keys to the input the memory register and the counter, with the control input of the first key connected to the output of the control unit, the second key to the trigger output, one of the inputs of which and the additional input of the additional counter are connected to the output of the interference conditioner, and the other trigger input is connected to the output of the comparison circuit connected between the additional counter and the memory register, the output of which is connected to the installation inputs of the counter through the feedback code recording circuit.

Схема предложенного устройства представлена на чертеже.The scheme of the proposed device is shown in the drawing.

Преобразователь содержит выходной счетчик 1, регистр пам ти 2, дополнительный счетчик 3, схему совпадени кодов 4, схему записи обратного кода 5, преобразователь «код-напр жение (ПКН) 6, входной двухпозиционный ключ 7, преобразователь 8 напр жени в частоту с импульсной обратной св зью, интегратор 9, блок сравнени 10, формирователь импульсов обратной св зи // посто нной вольтсекундной площади, ключи 12 и 13, формирователь периода помехи М, триггер 15, блок управлени 16.The converter contains output counter 1, memory register 2, additional counter 3, code 4 matching circuit, reverse code 5 writing circuit, code-voltage converter (POS) 6, input two-way switch 7, voltage-frequency converter 8 with pulse feedback, integrator 9, comparison unit 10, feedback pulse generator // constant volt-second square, keys 12 and 13, noise period generator M, trigger 15, control unit 16.

Принцип действи преобразовател состоит в том, что измер емое напр жение с наложенной на него периодической помехой подаетс на ПНЧ и выходные импульсы последнего подсч1 ть ваютс за врем , равное периоду помехи , что делает результат подсчета не завис щим от величины помехи. После этого па вход ПНЧ подключают вход и подбирают код в управл ющем счетчике ПКН таким, чтобыThe principle of operation of the converter is that the measured voltage with a periodic disturbance imposed on it is applied to the PNC and the output pulses of the latter are counted for a time equal to the period of interference, which makes the result of the calculation independent of the magnitude of the interference. After that, the input of the FNC is connected to the input and the code is selected in the control counter PKN such that

число импульсов с выхода ПНЧ, подсчитываемых также за период помехи, совпало с результатом первого подсчета. В этом случае код управл ющего счетчика ПКН пр мо пропорционален измер емому напр жению Их и не зависит ни от периода помехи, ни от характеристик ПНЧ (при неизменности за врем измерени периода помехи и параметров ПНЧ).the number of pulses from the output of the FNP, also counted for the period of interference, coincided with the result of the first count. In this case, the code of the control meter PKN is directly proportional to the measured voltage Them and does not depend either on the period of the disturbance or on the characteristics of the PLA (with the same during the measurement of the period of the disturbance and the parameters of the PLA).

Преобразователь работает в два цикла. В первом цикле по команде «пуск блок управлени 16 ставит входной двухпозиционный ключ 7 в положение «Ux, после чего из последовательности импульсов с формировател 14 селектирует интервал времени длительностью, равной периоду помехи Гп, открыва на это врем ключ 13. В результате в регистре пам ти 2 зафиксируетс число импульсов , пропорциональное ИхВо втором цикле блок управлени 16 ставит входной двухпозиционный ключ 7 в положение «Lft и одновременно подает открывающий импульс на схему записи обратного кода 5. При поступлении импульсов на вход счетчика / обратный код, перезаписанный в счетчик I из регистра пам ти и вл ющийс управл ющим дл ПКН, убывает. Выходна частота ПНЧ определ етс выражением:The converter works in two cycles. In the first cycle, by the start command, the control unit 16 sets the input two-position key 7 to the Ux position, then from the pulse sequence from the shaper 14 selects a time interval with a duration equal to the period of interference Gp, opening the key 13. In the second cycle, the control unit 16 sets the input two-position key 7 to the “Lft” position and simultaneously delivers an opening pulse to the feedback code 5 recording circuit. the counter stroke / return code overwritten into counter I from the memory register and controlling for the PCP decreases. The output frequency of the FPU is defined by the expression:

+ fo + fo

где S - крутизна преобразовани ПНЧ; /о - начальна частота ПНЧ.where S is the slope of the FNP conversion; / o - the initial frequency of the FNP.

Первый пришедший после этого импульс с выхода формировател 14 устанавливает счетчик 3 IB нулевое состо ние. Интервал време .ни Т {, отсчитываемый от этого момента до срабать1вани схемы совпадени кодов 4,The first pulse after the output of the driver 14 sets the zero state of the counter 3 IB. The time interval Ti, t, counted from this moment until the operation of the coincidence circuit of codes 4,

JVJO равен .JVJO is equal to.

Импульс с выхода схемы сравнени кодов 4 устанавливает триггер 15 в положение, открывающее ключ 12, а по прошествии времени, равного Гп, следующий Импульс с формировател 14 возвращает триггер 15 в исходное состо ние . Поскольку начало сравниваемых интервалов и Гп совпадают ( Гп),The impulse from the output of the comparison circuit 4 sets the trigger 15 to the position that opens the key 12, and after a time equal to Гп, the next Impulse from the driver 14 returns the trigger 15 to the initial state. Since the beginning of the compared intervals and Гп coincide (Гп),

то ключ 12 открыт на интервал времени Гп-7- 1.then the key 12 is open for an interval of time Гп-7-1.

За это врем на выходной счетчик / проходит число имнульсов , равное Гп - (0). В результате число в счетчике корректируетс .During this time, the output counter / passes the number of impulses equal to Гп - (0). As a result, the number in the counter is corrected.

Далее нроцесс в схеме повтор етс , т. е. начинает формироватьс новый интервал времени , происходит нова коррекци числа в выходном счетчике на величину и т. д.Further, the process in the circuit repeats, i.e., a new time interval begins to form, a new number correction occurs in the output counter by an amount, and so on.

В установившемс режиме число в выi/чIn steady-state mode, the number in youi / h

ходном счетчике равно- и не зависит отпаkthe travel counter is equal and does not depend on

раметров ПНЧ. Число интервалов коррекции не превышает 3-5, что соответствует продолжительности второго цикла преобразовани , равной (Зч-5) Гп.ramter pnp. The number of correction intervals does not exceed 3-5, which corresponds to the duration of the second conversion cycle, equal to (Zh-5) Hn.

Предмет изобретени Subject invention

Интегрирующий преобразователь напр жени в код, содержащий преобразователь напр жени в частоту, ключи, блок управлени , счетчик, фор.мирователь периода помехи, отличающийс тем, что, с целью повышени точности , помехоустойчивости и снижени требований к преобразователю напр жени в частоту , В него введены двухпозиционный ключ, регистр пам ти, дополнительный счетчик, триггер , схемы сравнени кодов и записи обратного кода и преобразователь «код - напр жение , подключенный к счетчику и через двухпозиционный ключ ко входу преобразовател напр жени в частоту, выход которого соеднйен непосредственно со входом дополнительного счетчика и через ключи со входом регистра пам ти и счетчика, причем управл ющий вход первого ключа подключен к выходу блока управлени , второго ключа - к выходуAn integrating voltage converter into a code containing a voltage to frequency converter, keys, a control unit, a counter, an interference period factor, characterized in that, in order to increase accuracy, noise immunity and reduce the requirements for a voltage to frequency converter, a two-position key, a memory register, an additional counter, a trigger, a code comparison circuit and a reverse code record and a code-voltage converter connected to the counter are entered, and through the two-position key will convert the input n voltage-to-frequency, whose output soednyen directly to the input of the additional counter and the input through the keys from the memory register and a counter, wherein the first switch control input connected to the output of the control unit, the second switch - to yield

триггера, оди)1 из входов которого и установочный вход дополнительного счетчика соединены с выходом формИровател помехи, а другой вход триггера подключен к выходу схемы сравнени кодов, включенный между дополнительным счетчиком и регистром пам ти, выход которого через схему записи обратного кода подключен к установочным входам счетчика.a trigger, one) of which inputs and the installation input of an additional counter are connected to the output of the interference generator, and the other input of the trigger is connected to the output of the code comparison circuit connected between the additional counter and the memory register, the output of which is connected to the installation inputs through the reverse code recording circuit counter.