SU482737A1

SU482737A1 - Device for comparing binary numbers

Info

Publication number: SU482737A1
Application number: SU1904430A
Authority: SU
Inventors: Анатолий Дмитриевич Подлиннов; Николай Николаевич Маторин
Original assignee: Предприятие П/Я М-5068
Priority date: 1973-04-06
Filing date: 1973-04-06
Publication date: 1975-08-30

Description

1one

Устройство относитс к автоматике и вычислительной технике и может быть использовано при реализации технических средств дискретной автоматики и контрол .The device relates to automation and computing and can be used in the implementation of the hardware of discrete automation and control.

Известны устройства дл сравнени двоичных чисел, содержащие регистр. Выходы разр дов регистра соединены с соответствующими установочными входами двоичного счетчика , счетный вход которого св зан с входной шиной устройства, а выход последнего разр да - с входом установки в единичное состо ние триггера знака. Инверсный выход триггера подсоединен к одному из входов первой схемы «И, а пр мой выход - к одному из входов второй схемы «И, другой вход которой подключен к выходу переноса соответствующего нижней границе допуска разр да двоичного счетчика, а выход - к входу установки в единичное состо ние триггера пам ти. Пр мой выход триггера пам ти св зан с одним из входов третьей схемы «И, инверсный - с одним из входов четвертой схемы «И, другой вход которой соединен с пр мым выходом триггера знака, а другие входы первой и третьей схемы «И и третий вход четвертой схемы «И - с шиной управлени , котора через схему задержки подключена к входам установки в нулевое состо ние триггера пам ти, триггера знака и регистра. В известное устройство В1 едена н и та схема «И.Binary numbers comparing devices are known that contain a register. The outputs of the register bits are connected to the corresponding installation inputs of the binary counter, the counting input of which is connected to the input bus of the device, and the output of the last digit to the installation input to the one state of the character trigger. The inverse trigger output is connected to one of the inputs of the first AND circuit, and the direct output to one of the inputs of the second AND circuit, the other input of which is connected to the transfer output of the corresponding lower tolerance limit of the binary counter, and the output to the installation input in single state of memory trigger. The direct output of the memory trigger is connected to one of the inputs of the third AND circuit, the inverse to one of the inputs of the fourth AND circuit, the other input of which is connected to the direct output of the sign trigger, and the other inputs of the first and third AND circuit and the third The input of the fourth AND circuit is with a control bus which, through a delay circuit, is connected to the inputs of the installation in the zero state of a memory trigger, a sign trigger and a register. In the known device B1 is one of the “I.

Известные устройства допускового контрол не позвол ют анализировать аномальные выбросы оцениваемого параметра, которые необходимы дл устройств контрол и диагностики неисправностей.The known tolerance control devices do not allow analyzing the anomalous outliers of the estimated parameter, which are necessary for the monitoring and diagnostics devices.

Цель изобретени - расширение класса решаемых задач.The purpose of the invention is the expansion of the class of tasks.

Дл этого в устройство дл сравнени двоичных чисел введен дешифратор сбоев, состо щий из двух схем «И, схемы «ИЛИ и двух триггеров, входы установки в нулевое состо ние которых св заны с выходом схемы задержки , вход установки в единичное состо ние первого триггера - с выходом первого разр да двоичного счетчика, а вход установки в единичное состо ние второго триггера - с выходом первой схемы «И дешифратора сбоев, один из входов которой соединен с пр мым выходом триггера знака, а другой - с выходом переноса соответствующего верхней границе допуска разр да двоичного счетчика. Пр мой выход второго триггера подключен к одному из входов схемы «ИЛИ, другой вход которой св зан с выходом второй схемы «ИTo do this, a failure decoder is included in the binary number comparison device, consisting of two AND schemes, an OR circuit and two triggers, the zero set inputs of which are connected to the output of the delay circuit, the first triggers input with the output of the first bit of the binary counter, and the installation input into the unit state of the second trigger - with the output of the first AND error decoder circuit, one of the inputs of which is connected to the direct output of the sign trigger, and the other with the transfer output of the corresponding upper edge e tolerance discharge binary counter. The forward output of the second trigger is connected to one of the inputs of the OR circuit, the other input of which is connected to the output of the second AND circuit.

дешифратора сбоев, входы второй схемы «И - к и 1версным выходам первого триггера и триггера зиака соответственно, а выход схемы «ИЛИ - к одному из входов п той схелп «И, другой вход которой соединен сthe fault decoder, the inputs of the second circuit “AND - to and 1verse outputs of the first trigger and trigger of the siak, respectively, and the output of the circuit“ OR to one of the inputs of the fifth “And” circuit, the other input of which is connected to

шиной управлени .bus control.

Блок-схема устройства представлена на чертеже.The block diagram of the device shown in the drawing.

Устройство содержит регистр I, двоичный счетчик 2, схемы «И 3-7, схему 8 задержки, триггер 9 пам ти, триггер 10 знака, дешифратор 11 сбоев, включающий в себ логическую схему «И 12, триггеры 13, 14, схему «И 15, схему «ИЛИ 16.The device contains a register I, a binary counter 2, And 3-7 circuits, a delay circuit 8, a memory trigger 9, a 10 character trigger, an error decoder 11, including an And 12 logic circuit, triggers 13, 14, And 15, scheme “OR 16.

До начала измерений в регистр 1 вводитс поправка, соответствующа нижней границе изменени измер емой величины, т. е. равна разности между эталонным значением этой величины (N эг ) и допустимым отклонением {±A )Prior to the measurement, register 1 introduces an amendment corresponding to the lower limit of change of the measured value, i.e., is equal to the difference between the reference value of this value (N eg) and the tolerance {± A)

На счетный вход двоичного счетчика 2 поступает число-импульсный код (Л/„зм ), соответствующий измер емой величине. Так как поправка введена в двоичный счетчик в обратном коде, происходит ее вычитание из после чего проводитс анализ состо ний соответствующих разр дов двоичного счетчика. Значение допустимого отклонени (±А 2 ) определ етс выходом t-ro разр да счетчика.The counting input of the binary counter 2 receives a number-pulse code (L / zm), corresponding to the measured value. Since the correction is entered into the binary counter in the reverse code, it is subtracted from after which the state of the corresponding bits of the binary counter is analyzed. The value of the permissible deviation (± A 2) is determined by the output of the t-ro counter discharge.

По окончании последовательности импульсей двоичном счетчике формируетс -КОД разности между эталонным (заданным) значением Nsr . и Л/изм Если .последовательность импульсов , поступивша на двоичный счетчик, меньще нижней границы пол допуска, то сквозной перенос в двоичном счетчике не формируетс , триггер 10 знака остаетс в исходном нулевом состо нии и опрос схемы «И 7 управл ющим импульсом подает сигнал «Ниже. Сигнал «Сбой формируетс , если пет переноса с первого разр да двоичного счетчика, при этом триггеры 13 и 10 остаютс В исходном состо щий и схема «ИAt the end of the pulse sequence, a binary counter is generated -COD the difference between the reference (specified) value Nsr. and L / ism. If a pulse sequence arriving at a binary counter less than the lower limit of the tolerance field, then no pass-through transfer is created in the binary counter, the trigger 10 characters remains in the initial zero state and the And 7 polling of the control impulse sends a signal Below. The "Failure" signal is generated if the transfer pe from the first bit of the binary counter, while the triggers 13 and 10 remain in the initial state and the AND

15выдает сигнал, который через схему «ИЛИ15 generates a signal that through the scheme "OR

16открывает вентиль дл прохождени управл ющего импульса на выход «Сбой.16 opens a valve for the passage of a control pulse to the output "Fault.

Когда Л|,зм находитс в поле допуска, по вл етс сквозпой перенос, который устанавливает триггер 10 знака в единичное состо ние , при этом триггер 9 пам ти остаетс в исходном нулевом положении, так как схема «И 3 открываетс после обнулени двоичного счетчика 2 сквозным переносом, а перенос с j-ro разр да после этого не формируетс . Схема «И 5 выдает сигнал «Норма за счет совпадени единичного и нулевого выхода триггеров 10 и 9 соответственно.When L |, Zm is in the tolerance field, a through transfer appears, which sets the trigger 10 characters to one, while the memory trigger 9 remains in the initial zero position, since the And 3 circuit opens after zeroing the binary counter 2 end-to-end transfer, and transfer from the j-ro bit after that is not formed. Circuit "And 5" generates a signal "Norm due to the coincidence of the single and zero output of the triggers 10 and 9, respectively.

Если N нам превышает поле допуска, с выхода f-ro разр да возникает перенос, который устанавливает триггер пам ти в единичное состо ние , и схема «И 4 подает сигнал «Выше. При дальнейшем увеличении Л,зм по вл етс перенос с /-го разр да двоичпого счетчика, что фиксируетс триггером 14, который устанавливаетс в единичное состо ние через схему «И 12, выход единицы триггера 14 через схему «ИЛИ 16 выдает разрещение на формирование сигнала «Сбой схемой «И 6.If N is greater than the tolerance field, a transfer occurs from the output of the f-ro bit, which sets the memory trigger to one state, and the AND 4 circuit sends a “Higher” signal. With a further increase in L, rm the transfer from the / -th bit of a binary counter appears, which is fixed by trigger 14, which is set to one state through the AND 12 circuit, the output of the trigger unit 14 through the OR 16 circuit produces a resolution to generate a signal "Failure scheme" And 6.

Таким образом, фиксируютс все входные ситуации, возникающие при сравнении двух двоичных чисел.Thus, all input situations that occur when comparing two binary numbers are captured.

При значени х 4 ( -Д) после окончани цикла сравнени триггер знака остаетс в нулевом (исходном) состо нии, выдава с помощью логической схемы «И 7 в момент прохождени управл ющего импульса выходной сигнал «Ниже нормы.At values 4 (-D), after the end of the comparison cycle, the sign trigger remains in the zero (initial) state, issuing the output signal "Below the norm."

При значени х Л„з,„( +Д) после окончани цикла сравнени триггер знака переходит в единичное состо ние, закрыва схему «И 7 и открыва по одному из входов схему «И 3. Импульс переноса с i-ro разр да, соответствующий превышению верхнего допз ска , через схему «И 3 устанавливает триггер пам ти в единичное состо ние, фиксиру сWith the values Л „з," (+ Д) after the end of the comparison cycle, the character trigger goes into one state, closes the "AND 7" circuit and opens the "AND 3 circuit on one of the inputs. The transfer pulse from the i-ro bit, corresponding to exceeding the upper limit, through the scheme "And 3 sets the memory trigger to one state, fixing with

помощью схемы «И 4 в момент опроса выходной сигнал «Выше нормы.using the circuit “And 4 at the time of the survey output signal“ Above the norm.

При значени х () Л,з„ (Ngr + A) по окончании цикла сравнени триггер знака также занимает единичное состо ние, запреща формирование сигнала «Ниже нормы и открыва по одному из входов схемы «И 3, 5, но очередного переноса с г-го разр да двоичного счетчика после переключени триггера знака уже не возникает, так как по условиюWith the values of () Л, з N (Ngr + A), at the end of the comparison cycle, the sign trigger also occupies a single state, prohibiting the formation of the "Below the norm signal and opening one of the circuit inputs And 3, 5, but the next transfer from -th bit of a binary counter after switching the trigger of the sign does not occur any more, as by the condition

Л,з„(Л,,+A).L, C „(L ,, + A).

Таким образом, триггер пам ти остаетс в исходном (нулевом) состо нии, а на выходе логической схемы «И 5 в момент опроса по вл етс выходной сигнал «Норма.Thus, the memory trigger remains in the initial (zero) state, and the output of the logic circuit "AND 5 at the time of the interrogation is the output signal" Norm.

Аналогичным образом, анализиру состо ние любых других разр дов двоичного счетчика (1р ,..., ip . . ., /р. . ., rtp) можно вести оценку любых отклонений параметра Л/„зм В частности, с помощью дешифратора сбоевSimilarly, analyzing the state of any other bits of a binary counter (1p, ..., ip..., / Pp., Rtp), you can evaluate any deviations of the parameter L / m, in particular, using the error decoder

по состо нию первого и /-го разр дов счетчика проводитс анализ анамальных выбросов (сбоев).According to the state of the first and / or th bits of the meter, anamalous emissions (malfunctions) are analyzed.

При значени х ( +А) формируетс перенос с одного из старших разр довAt values (+ A) a transfer is formed from one of the most significant bits

(ip ) счетчика разности, который через открытую ранее схему «И 12 устанавливает триггер 14 в единичное состо ние. В свою очередь выход триггера 14 выдает разрешение через схему «ИЛИ 16 на схему «И 6, через(ip) difference counter, which through the previously opened AND 12 scheme sets trigger 14 to one state. In turn, the output of the trigger 14 issues a resolution through the scheme "OR 16 to the scheme" And 6, through

которую в момент прохождени управл ющего импульса формируетс сигнал «Сбой. Наличие при этом сигпала «Выше нормы позвол ет однозначно характеризовать отказ (например , N „зы поступает в виде ненрерывнойwhich, at the moment of passing the control pulse, the signal "Failure. The presence of a sigpal "Above the norm allows unambiguously to characterize a failure (for example, N" s comes in the form of continuous

последовательности).sequences).

При вырол денном (вплоть до одного импульса ) значении входной импульсной последовательности Л „зм (Л/эт-А) триггер 10 знака и триггер 13 остаютс в исходном (пулевом ) состо нии и открывают схему «И 15, выходной сигнал которой через схему «ИЛИ 16 и схему «И 6 подаетс на выход устройства в виде сигнала «Сбой.With the output value (up to one pulse) obtained, the output pulse sequence L „mr (L / et-A), the trigger 10 characters and the trigger 13 remain in the initial (bullet) state and the AND 15 circuit is opened, the output of which through OR 16 and the & 6 circuit is output to the device in the form of a " Fail.

Наличие при этом сигнала «Ниже нормыThe presence of a signal "Below the norm

позвол ет сделать вывод о частичном или полном пропадании импульсов измер емой последовательности.allows to make a conclusion about partial or complete disappearance of pulses of the measured sequence.

Синхронизирующий работу всего устройства управл ющий импульс опрашивает одновременно схемы «И формировани выходныхThe control pulse that synchronizes the operation of the entire device simultaneously polls the “And output