Claims (2)
Изобретение относитс к автомати-ке и вычислительной технике, в частности к интерполирующим устройствам дл прео.браэовани кодового значени соответствующего приросту функции, в линейно измен ющийс цифровой код и может быть применено в,цифровых.регистрирующих приборах с графическим отображением информации. Известен интерпол тор, содержавши генератор импульсов, элемент совпадени концов интерполировани и по каждой координате интерполировани элементы совпадени координатных приращений , входа которых подключены к выходам регистра пам ти и счетчика импульсов fl . Однако этот интерпол тор не имеет достаточной точности интерполировани Наиболее близким по технической сущности к предлагаемому вл етс интерпол тор , содержащий генератор импульсов , первый и второй элементы совпадени , первый и второй блоки сов падени кодов, первый и второй счетчики импульсов, первый и второй регистры и триггер, блоки совпадени кодов соединены первыми входами с выхо дами . соответствующих регистров, вто рыми входами - с выходами соотвётст 4вукадих счетчиков импульсов, счетный вход первого счетчика импульсов соединен с выходом первого элемента срвПсодени , первый вход которого подключен к выходу генератора импульсов, а второй вход - к управл ющим входам регистров и второго счетчика импульсов , а также к выходу второго элемента совпадени , первый и второй входы которого соединены соответственно с выходами блоков совпадени кодов, причем выход первого блока совпгщени кодов подключен также к управл к цему входу первого счетчика импульсов и к первому входу триггера, второй вход которого соединен с. выходом младшего разр да первого счетчика импульсов, а выход триггера соединен со счетным входом второго счетчика импульсов 21. Недостаток такого интерпол тора невысока точность интерполировани , так как максимальна погрешность отработки линейно измен ющегос кода в нем равна единице младшего разр да отрабатываемого кодового значени . Цель изобретени - повышение точности интерпол тора. Поставленна цель достигаетс тем. Что цифровой линейный интерпол тор. содержащий генератор импульсов и триггер, первый вход которого соединен с первым управл ющим входом первого сче гчика импульсов и с выходом , nejpBoro блока совпадени кодов, соединенного первым входом с выходом первого счетчика импульсов, а вторым входом - с первым входом первого регистра, выход второго счетчика импульсов соединен с первым вхо дом вторюго блока совпадени кодов, подключенного вторым входом к выходу второго регистра, содержит делитель частоты и реверсивньй счетчик импуль сов, управл ющий вход которого соеди нен со вторым вьгходс первого регист ра, а счетный вход - с выходом триггера , второй вход которого подключен к выходу второго блока совпадени кодов, к управл ющим входам первог;о и второго ретиатров, управл ющему входу второго счетчика импульсов и ко второму управл ницему входу первого счетчика импульсов, счетный вхо которого соединен с выходом генератора импульсов и входом делител час тоты, выход которого подключен к счетному входу второго счетчика импульсов . На фиг. 1 предст„авлена блок-схема предлагаемого интерпол тора на фиг. 2 - временные диагра1 лы. Интерпол тор содержит (фиг. 1) пер вый 1 и второй 2 регистры, реверсивный счетчик 3 импульсов, триггер 4, первый 5 и второй б блоки совпадени кодов, генератор 7 импульсов, первый 8 и второй 9 счетчики импуль сов и делитель 10 частоты. На фиг, 2 обозначены V Vff-и Np выходные сигналы генератора 7, триггера ,4 и счетчика 3 соответственно, а Сд и С - периоды следовани импульсов . Интерпол тор работает следующим образом. В регистры 1.и 2 занос тс числа, причем число --1 , заносимое в регистр 1, пропорционально ртнсниению длительности интервала m интерпол ции к приросту функции м за интервал интерпол ции, а число т , за носимое в регистр 2, определ ет длительность интервала интерпол ции. Импульсы с выхода генератора 7 с частотой следовани поступают на счетчик 8 и через делитель 10 коэффициент делени которого равен 2К, на счетчик 9. В момент равенства кодовых значений, записанных в регистре 1 и счетчике 8, срабатывает блок 5, устанавлива счетчик 8 в нулевое состо ние. Период следова ни импульсов, поступак цих с блока 5 на триггер 4, равен Т,,г „ а импульсов, поступающих на вход сч чика . Таким образом, п вый импульс, поступающий, на счетчик 3. задержан относительно момента по влени первого импульса на выходе генератора 7 на интервал времени C,j. В момент времени, когда совпадают кодовые значени , записанные в регистре 2 и счетчике 9, срабатывает блок б, устанавлива счетчики 8,9 и триггер 4 в нулевое состо ние и записыва в регистры 1 и 2 очередные числа. Этот момент отстоит от начала работы интерпол тора на интервал времени Т 24tto , за это врем на вход счетчика 3 поступит -z спимпульсов . Таким Образом, в св зи с начальной задержкой первого импульса, поступающего на счетчик 3, на интервал времени 0,5 , максимальна погрешность интерпол ции равна половине младшего разр да отрабатываемого кодового значени , т.е. вдвое меньше погрешности интерполировани в известном интерпол торе. Формула изобретени Цифровой линейный интерпол тор, содержащий генератор импульсов и триггер, первый вход которого соединен с первым управл ющим входом пер-, вого счетчика импульсов и с выходом первого блока совпадени кодов, соединенного первым входом с выходом первого счетчика импульсов, а вторым входом - с первым выходом первого регистра, выход второго счетчика импульсов соединен с первым входом второго блока совпадени кодов, подключенного вто|рым входом к выходу второго регистра, отличающийс тем , что,с целью повышени точности интерпол тора он содержит делитель частоты и реверсивный счетчик импульсов, управл ющий вход которого соединен со вторым выходом первого регистра, а счетный вход - с выходом триггера, второй вход tjoToporo подключен к выходу второго блока совпадени кодов, к управл ющим входам первого и второго регистров, управл ющему входу второго счетчика импульсов и ко второму управл ющему,входу первого счетчика импульсов, счетный вход которого соединен с выходом генератора импульсов и входом делител частоты, выход которого подключен к счетному входу второго счетчика импульсов . Источники информации прин тые во внимание при экспертизе 1.Авторское свидетельство СССР I 344415, кл. « 05 В 19/18, 1971. The invention relates to automation and computing, in particular to interpolating devices for converting the code value of the corresponding gain function into a linearly varying digital code and can be applied to digital registering devices with graphical display of information. The interpolator containing the pulse generator, the coincidence element of the interpolation ends and, for each coordinate of the interpolation, the coincidence elements of coordinate increments, whose inputs are connected to the outputs of the memory register and pulse counter fl, are known. However, this interpolator does not have sufficient interpolation accuracy. The closest in technical essence to the proposed is an interpolator containing a pulse generator, the first and second elements of a match, the first and second blocks of matching codes, the first and second pulse counters, the first and second registers and trigger, code match blocks are connected by first inputs to outputs. the corresponding registers, the second inputs - with the outputs of the corresponding 4 pulse counters, the counting input of the first pulse counter is connected to the output of the first element of the cPode, the first input of which is connected to the output of the pulse generator, and the second input to the control inputs of the registers and the second pulse counter, and also to the output of the second coincidence element, the first and second inputs of which are connected respectively to the outputs of the matching code blocks, with the output of the first code matching unit also connected to the control unit y input of the first pulse counter and to the first input flip-flop, a second input coupled to. the output of the low bit of the first pulse counter, and the output of the trigger are connected to the counting input of the second pulse counter 21. A disadvantage of this interpolator is the low interpolation accuracy, since the maximum error of the linearly varying code in it is equal to the unit of the lower bit of the code value being worked out. The purpose of the invention is to improve the accuracy of the interpolator. The goal is achieved by those. What a digital linear interpolator. containing a pulse generator and a trigger, the first input of which is connected to the first control input of the first pulse counter and to the output, the nejpBoro code match block connected by the first input to the output of the first pulse counter, and the second input to the first input of the first register, the output of the second counter the pulses are connected to the first input of the second coincidence block, connected by a second input to the output of the second register, contains a frequency divider and a reversible pulse counter, the control input of which is connected to the second The input is from the first register, and the counting input is from the trigger output, the second input of which is connected to the output of the second code matching block, to the control inputs of the first, second and second retiators, the control input of the second pulse counter, and to the second control input of the first pulse counter The counting input of which is connected to the output of the pulse generator and the input of the frequency divider, the output of which is connected to the counting input of the second pulse counter. FIG. 1 presents a block diagram of the proposed interpolator in FIG. 2 - time diagrams. The interpolator contains (Fig. 1) the first 1 and second 2 registers, the reversible counter of 3 pulses, the trigger 4, the first 5 and second b blocks of code matching, the generator of 7 pulses, the first 8 and second 9 counters of pulses, and the divider 10 frequency. In Fig. 2, V Vff-and Np are the output signals of the generator 7, the trigger, 4, and counter 3, respectively, and Cd and C are the pulse periods. The interpolator works as follows. Registers 1. and 2 add numbers to the registers, and the number - 1 entered into register 1 is proportional to the delay of the interpolation interval m to the increment of the function m during the interpolation interval, and the number t taken into register 2 determines the duration interpolation interval. The pulses from the generator output 7 with the following frequency are fed to the counter 8 and through the divider 10 whose division factor is 2K to the counter 9. At the moment of equality of the code values recorded in register 1 and counter 8, block 5 is triggered, the counter 8 is set to zero the The period of the trace or pulses, arriving from block 5 to trigger 4, is equal to T ,, r „and pulses arriving at the input of the counter. Thus, the fifth pulse arriving at counter 3. is delayed relative to the moment of the appearance of the first pulse at the output of generator 7 for a time interval C, j. At the moment of time when the code values recorded in register 2 and counter 9 coincide, block b is triggered, setting counters 8.9 and trigger 4 to the zero state and writing successive numbers to registers 1 and 2. This moment is separated from the start of the interpolator operation for the time interval T 24tto, during which time -z spikes will arrive at the input of counter 3. Thus, in connection with the initial delay of the first pulse arriving at counter 3, for a time interval of 0.5, the maximum interpolation error is half the low-order bit of the code value being processed, i.e. half the interpolation error in the known interpolator. The invention includes a digital linear interpolator containing a pulse generator and a trigger, the first input of which is connected to the first control input of the first pulse counter and to the output of the first block of code matching, connected by the first input to the output of the first pulse counter, and the second input to the first output of the first register, the output of the second pulse counter is connected to the first input of the second block of code matching, connected by the second input to the output of the second register, characterized in that, in order to improve the accuracy and the interpolator, it contains a frequency divider and a reversible pulse counter, the control input of which is connected to the second output of the first register, and the counting input to the trigger output, the second input tjoToporo connected to the output of the second block of code matching, to the control inputs of the first and second registers control input of the second pulse counter and the second control, the input of the first pulse counter, the counting input of which is connected to the output of the pulse generator and the input of the frequency divider, the output of which is connected to the counting in ode second pulse counter. Sources of information taken into account during the examination 1. USSR author's certificate I 344415, cl. “05 19/18, 1971.
2.Авторское свидетельство СССР № 525057, кл. 5 05 В 19/18, 1976. (прототип).2. USSR author's certificate number 525057, cl. 5 05 V 19/18, 1976. (prototype).
II