SU1483637A1

SU1483637A1 - Period-code converter

Info

Publication number: SU1483637A1
Application number: SU874273077A
Authority: SU
Inventors: Евгений Александрович Никифоров
Original assignee: Предприятие П/Я В-2942
Priority date: 1987-06-02
Filing date: 1987-06-02
Publication date: 1989-05-30

Abstract

Изобретение относитс к цифровой измерительной технике. Оно позвол ет осуществить преобразование периода последовательностей импульсов в код простыми техническими средствами и с повышенной динамической точностью. Дл этого в преобразователь период-код, содержащий генератор 6 тактовых импульсов, счетчик импульсов 7, формирователь импульсов 1, введены к регистров 4.1-4.К сумматор 5, Д-триггер 3 и элемент задержки 8. 1 ил.This invention relates to digital measurement technology. It allows the conversion of the period of a sequence of pulses into a code by simple technical means and with increased dynamic accuracy. To do this, a period-code converter containing a 6-clock pulse generator, a pulse counter 7, a pulse shaper 1, are entered into registers 4.1-4. To the adder 5, D-flip-flop 3 and delay element 8. 1 Il.

Description

Изобретение относится к цифровой измерительной технике и предназначено для использования в информационноизмерительных системах с частотными датчиками.The invention relates to digital measuring equipment and is intended for use in information measuring systems with frequency sensors.

Целью изобретения является повышение динамической точности преобразования .The aim of the invention is to increase the dynamic accuracy of the conversion.

На чертеже приведена функциональная схема преобразователя.The drawing shows a functional diagram of the Converter.

Преобразователь содержит формирователь 1 импульсов, делитель 2 частоты, D-триггер 3, регистры 4-1,..., 4-к, сумматор 5, генератор 6 тактовых импульсов, счетчик 7 импульсов и элемент 8 задержки.The converter comprises a pulse shaper 1, a frequency divider 2, a D-trigger 3, registers 4-1, ..., 4-k, an adder 5, a clock pulse generator 6, a 7 pulse counter and a delay element 8.

Устройство работает следующим образом.The device operates as follows.

Счетчик 7 находится в режиме непрерывного счёта. Импульсы входной последовательности в формирователе 1 формируются по длительности и после делителя 2 с частотой 1/Т_ИЛ(И-1 поступают на D-вход триггера 3, выполняющего функцию синхронизации (1 - коэффициент деления делителя). Длительность формируемого импульса должна быть больше периода образцовой частоты.Counter 7 is in continuous counting mode. The pulses of the input sequence in the shaper 1 are formed by the duration and after the divider 2 with a frequency of 1 / T _{IL (And} -1 are fed to the D-input of trigger 3, which performs the synchronization function (1 - division factor of the divider). The duration of the generated pulse should be longer than the reference period frequency.

На С-вход D-триггера 3 поступают одновременно с элемента 8 задержки задержанные импульсы генератора 6. Фронты импульсов, по которым происходит смена кода в счетчике 7 импульсов и перепись сигнала с делителя 2 в триггер 3,_υ сдвинуты на время, достаточное для прекращения переходного процесса в счетчике 7 импульсов. По фронту сигнала с триггера 3, который сдвинут относительно начала смены кода в счетчике 7 импульсов, происходит запись установившегося кода счетчика 7 импульсов в регистр 4-1 перепись информации с предыдущего регистра 4-i в последующий регистр 4-(i+1). Переписанный со счетчика 7 импульсов в регистр 4-1 код через (к-1) импульсов с делителя 2 оказывается на одном из входов сумматора 5 в инверсном виде, ha другом входе сумматора 5 находится значение кода счетчика 7 импульсов, изменившееся к этому времени на величину f₀· 1 *(k-1)T_M3w(f ₀ - частота импульсов генератора 6). Алгебраическая сумма этих кодов с учетом единичного сигнала на входе переноса дает на вы ходе сумматора 5 выходной код преобразователя.C-terminal D-flip-flop 3 receives simultaneously from the delay element 8 is delayed pulse generator 6. The fronts of the pulses, which occurs change of code in the counter 7 and the census signal pulses from the divider 2 in the trigger 3, _υ shifted for a time sufficient to terminate the transition process in the counter of 7 impulses. On the edge of the signal from trigger 3, which is shifted relative to the beginning of the code change in the 7-pulse counter, the steady-state code of the 7-pulse counter is recorded in register 4-1, the information is transferred from the previous register 4-i to the subsequent register 4- (i + 1). The code copied from the 7 pulse counter to the 4-1 register through (k-1) pulses from the divider 2 is inverted at one of the inputs of the adder 5, while the other input of the adder 5 contains the code value of the 7 pulse counter, which has changed by that time f ₀ · 1 * (k-1) T _M3w (f ₀ is the pulse frequency of the generator 6). The algebraic sum of these codes, taking into account a single signal at the transfer input, gives the output code of the converter at the output of adder 5.

В случае использования в качестве счетчика 7 вычитающего счетчика ал- , гебраическая сумма получается при суммировании прямого кода с выхода регистра 4-к, инверсного кода с выхода регистра 4-1 и единичного сигнала на входе переноса сумматора 5.In the case of using the subtracting counter 7 as the counter 7, the algebraic sum is obtained by summing the direct code from the output of register 4k, the inverse code from the output of register 4-1 and a single signal at the transfer input of adder 5.

В предлагаемом преобразователе смена выходного кода происходит с приходом каждого импульса с делителя 2, т.е. через каждые 1 входных импульсов. В частном случае при 1=1 (делитель отсутствует) новое значение выходного кода появляется на выходе преобразователя с приходом каждого входного импульса. При этом каждый результат преобразования является результатом усреднения по n = l(k-1) периодам входной последовательности.In the proposed converter, the change of the output code occurs with the arrival of each pulse from the divider 2, i.e. every 1 input pulses. In the particular case of 1 = 1 (there is no divider), a new value of the output code appears at the output of the converter with the arrival of each input pulse. Moreover, each conversion result is the result of averaging over n = l (k-1) periods of the input sequence.

Возможно построение многоканального преобразователя: период - код с использованием одного генератора 6 тактовых импульсов, одного счетчика 7 импульсов и одного элемента 8 задержки .It is possible to build a multi-channel converter: period - code using one generator of 6 clock pulses, one counter of 7 pulses and one element 8 of the delay.

Claims

Claim

Period converter is a code containing a clock pulse generator, a pulse counter, and a pulse shaper and a frequency divider connected in series, the pulse shaper input is an input bus, characterized in that, in order to increase accuracy by reducing the dynamic error, they are introduced into series connected registers, D-flip-flop, delay element and adder, the outputs of which are [They are an output bus, the first inputs are connected to the corresponding information outputs of the k-th register, the second The odes are connected to the corresponding information outputs of the first register, the information inputs of which are connected to the corresponding outputs of the pulse counter, the counting input of which is connected to the input of the delay element and connected to the output of the clock pulse generator, the direct output of the D-trigger is connected to the control inputs of the registers, the D input is connected to the output of the frequency divider, C-vhbd connected to the output of the delay element.