Claims (2)
15 выходы регистра микрокоманд вл ютс вторым выходом устройства, выход каждого элемента И группы элементов И соединен с инверсными входами всех последующих элементов И группы элемен20 тов И, с инверсным входом элемента И и с установочным входом регистра блокировки соответственно, выходы регистра-блокировки соединены с вторамк входсши элементов И группы эле25 ментов И, выход элемента И соединен с управл ющим входом регистра микрокоманд и с входом установки в исходное состо ние регистра блокировки, тактирующий , вход которого соединен с вы30 ходом генератора импульсов Г2. В известном устройстве длительность всех микротактов в каждой микрокоманде посто нна и определ етс временем выполнени самой длинной операции, которую инициируют выходные сигналы устройства в операццонных схемах. Разница во времени выполнени коротких и длинных операций может иметь существенное значение, особенно когда выходные сигналы устройства инициируют электронные и механические действи . Поэтому наличие в известном устройстве микротакта с посто нной длительностью, котора определ етс вр еменем выполнени самой ДЛИННОЙ операции, значительно сниькает быстродействие устройства и |класс решаемых им задач. Цель изобретени - повышение быстродействи устройства. Поставленна цель достигаетс тем, что микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, регистр микрокоманд , регистр адреса, блок проверки условий, генератор импульсов, регист блокировки, элемент И и группу эле|Ментов И, выход каждого элемента И которой соединен с инверсными вхог дами всех последующих элементов И группы, с инверсным входом элемента И и с установочным входом регистра блокировки соответственно, выхо ды элементов И группы подключены к у равл ющим выходам устройства, выходы блока проверки условий соединены с информационными входами регистра адр са, выходы которого подключены к адр ным входам блока пам ти микрокоманд, выходы которого подключены к информа ционным входам регистра микрокоманд, адресные выходы которого соединены с информационными входами блока провер ки условий, управл ющие входы которо го вл ютс входами устройства, упра л ющие выходы регистра микрокоманд соединены с первыми входами каждого элемента И группы, информационные вы ходы регистра микрокоманд вл ютс информационными выходами устройства, выход элемента И подключен к. управл ющему входу регистра микрокоманд и к входу установки в исходное состо ние регистра блокировки/ выходы регистра блокировки подключены к вторым входа каждого элемента И группы соответственно , дополнительно содержит делиаель частоты/счетный вход которого подключен к выходу генератора импуль сов, задающие входы делител частоты подключены к выходам элементов И гру пы соответственно, а выход подключён к тактирующему входу регистра блокировки . На фиг. 1 изображена (функциональна схема микропрограммного управл ю щего уст)ойства; на фиг. 2 - временна диаграмма выполнени одной микрокоманды . Предлагаемое устройство содержит блок 1 пам ти микрокоманд, регистр 2 микрокоманд, регистр 3 адреса, блок 4 проверки условий, генератор 5 импульсов , регистр 6 блокировки, группу элементов И 7, элемент И 8, информационные выходы 9 устройства, входы 10 устройства, управл ющие выходы 11 устройства, делитель 12 частоты. На временной диаграмме (фиг. 2) введены следующие обозначени : 13 импульсы на выходе генератора 5, 14 - импульсы На выходе делител 12 частоты, 15 - импульсы на выходе элемента И 8, 16-18 - импульсы на выходе. Например первого, п того и двенадцатого элементов И группы элементов И 7 соответственно. Устройство работает .следующим образом . Из блока 1 пам ти очередна микрокоманда заноситс в регистр 2 микрокоманд , при этом регистр 6 блокировки устанавливаетс в исходное состо ние и на всех его выходах присутствует единичный сигнал. Дл выполнени микрокоманды необходимы три микротакта, причем в течение первого, второго и третьего микротактов единичный сигнал должен присутствовать, например, на выходе первого, п того и двенадцатого элементов И 7 соответственно. Длительности микротактов в этом случае должны составл ть соответственно че:тыре , дес ть и семь временныхинтервалов , задаваемых периодом генератора 5 . В силу этого на первом, п том и двенадцатом управл ющих выходах регистра 2 микрокоманд присутствует единичный сигнал, а на остальных нулевой . Тогда на выходе первого эле .мента И 7 вырабатываетс единичный сигнал, вследствие чего все последующие элементы И 7 закрыты. При поступлении единичного сигнала с выхода первого элемента И 7 на один из задающих входов делител 12 частоты коэффициент делени последнего становитс равным четырем. После поступлени четырех импульсов с выхода генератора 5 на .счетный вход делител 12 частоты на выхо де последнего вырабатываетс импульс, по которому в силу Наличи единичного сигнала на первом установочном входе первый разр д регистра б блокировки устанавливаетс в ноль. При этом первый элемент И 7 закрываетс , открыва тем самым все последующие элементы И 7, но так как второй, третий и четвертый элементы И 7 закрыты нулевыми сигналами с управл ющих выходов регистра 2 микрокоманд единичный сигнал вырабатываетс на.выходе п того элемента И 7. Вследствие этого коэффициент делени делител 12 частоты становитс равным дес ти. Порле отсчета дес ти им пульсов на выходе делител 12 часто вырабатываетс импульс, и п тый раз , р д регистра б устанавливаетс в но При этом состо ние остальных разр дов регистра 6 не измен етс . В результате этого п тый элемент И 7 за крываетс , первый элемент И 7 останетс в закрытом состо нии, а на вы ходе двенадцатого элемента И 7, ана логично предьадущим, вырабатываетс единичный сигнал. При этом коэффици ент делени делител 12 частоты ста новитс равным семи. После того, как делитель 12 часч ,тоты отсчитает семь импульсов, аналогично устанавливаетс в ноль двен цатый разр д регистра б, вследствие чего закрываетс двенадцатый элемен И 7. После этого единичный сигнал н выходах всех элементов И 7 отсутствует , так как нулевой сигнал присут ствует на всех последукнцих после дв надцатого управл ющих выходах регистра 2 микрокоманд. В результате эт го на выходе элемента И 8 вырабатываетс сигнал, по которому все разр ды регистра 6 блокировки устанавливаютс в единичное состо ние.Одно временно следующа микрокоманда из блока 1 пам ти заноситс в регистр микрокоманд, и единичный сигнал вырабатываетс на выходе того элемента И 7, на вход которого поступает единичный сигнал с управл ющего выхода регистра 2 микрокоманд, имеющего наименьший пор дковый номер. До этого момента на входы 10 блока 4 проверки условий из операционных схем поступали логические услови , по которым сформировсшс адрес следующей микрокоманды и записалс в регистр 3 адреса. Поэтому чтение микрокоманды по сигналу, с выхода элемента И 8 происходит по заранее подготовленному адресу. Дальнейша работа устройства аналогична описанной. Таким образом, в предлагаемом устройстве длительность каждого отдельного микротакта имеет оптималь ную величину, определ емую временем необходимым дл выполнени действий операционных схем в данном микротакте , в отличие от прототипа, где дли тельность всех микротактов одинакова и определ етс максимальным временем работы операционных схем в |0дном из микротактов . Предлагаемое устройство позвол ет сократить врем выполнени каждой /микрокоманды. Формула изобретени , Микропрограммное управл ющее устройство , содержащее блок пам ти микрокоманд ,регистр микрокоманд, регистр адреса, блок проверки условий, генератор импульсов, регистр блокировки , элемент И и группу элементов И, выход каждого элемента И которой соединен с инверсными входами всех последующих элементов И группы,с инверсным входом элемента И и с установочным входом регистра блокировки соответственно ,выходы элементов И группы подключены к управл ющим выходам устройства , выходы блока проверки условий соединены с информационными входами регистра адреса, выходы которого подключены к адресньйм входам блока пам ти микрокоманд, выходы которого подключены к информационным входам регистра микрокоманд, адресные выходы которого соединены с информационными входами блока проверки условий,управл ющие входы которого вл ютс входами устройства, управл ющие выходы регистра микрокоманд соединены с первыми входами каждого элемента И группы , информационные выходы регистра микрокоманд вл ютс информационными выходами устройства, выход элемента И подключен к управл ющему входу регистра микрокоманд и к входу установки в исходное состо ние регистра блокировки , выходы регистра блокировки подключены к вторым входам каждого элемента И группы соответственно, отличающеес тем, что, с целью повышени быстродействи , оно содержит делитель частоты, счетный вход которого подключен к выходу генератора импульсов, задающие входы делител частоты подключены к выходам элементов И группы соответственно, а выход подключен к тактирующему входу регистра блокировки Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР по за вке 2918689,кл.С Об F 9/22, 1980. The 15 outputs of the microinstruction register are the second output of the device, the output of each element AND group of elements AND is connected to the inverse inputs of all subsequent AND elements of the AND group of elements, with the inverse input of the AND element and with the installation input of the lock register, respectively, the register-block outputs are connected to the second the input elements of the AND group of elements AND, the output of the element AND are connected to the control input of the register of microinstructions and to the input of the installation to the initial state of the register of the lock register, the input of which is connected vy30 course of the pulse generator T2. In the known device, the duration of all microstates in each microcommand is constant and is determined by the execution time of the longest operation that is initiated by the output signals of the device in operational schemes. The difference in the execution times of short and long operations can be significant, especially when the output signals of the device initiate electronic and mechanical actions. Therefore, the presence in the known device of a micro-tact with a constant duration, which is determined by the time it takes to perform the LONG operation itself, significantly reduces the speed of the device and the class of tasks it performs. The purpose of the invention is to increase the speed of the device. The goal is achieved by the fact that the microprogrammed control device contains a microinstructions memory block, a microcommands register, an address register, a condition checker, a pulse generator, a lock register, an And element and a group of | Ments And, the output of each element And which is connected to inverse All subsequent elements of the AND group, with the inverse input of the AND element and with the setting input of the lock register, respectively, the outputs of the AND group elements are connected to equal outputs of the device, the outputs of the condition checking unit They are connected to the information inputs of the address register, the outputs of which are connected to the address inputs of the microcommand memory block, the outputs of which are connected to the information inputs of the register of microinstructions, the address outputs of which are connected to the information inputs of the condition checker whose control inputs are the device inputs, the control outputs of the micro-register register are connected to the first inputs of each element AND group, the information outputs of the micro-command register are information outputs of the device, the output And is connected to the control input of the micro-register and, to the setup input, the lock register / outputs of the lock register are connected to the second inputs of each AND group element, respectively, and additionally contains the frequency / count input of which is connected to the output of the pulse generator, which the inputs of the frequency divider are connected to the outputs of the elements of the group and, respectively, and the output is connected to the clocking input of the lock register. FIG. 1 is depicted (functional diagram of a firmware control unit); in fig. 2 is a timing diagram of the execution of one microcommand. The proposed device contains a block of 1 microinstructions memory, a register of 2 microinstructions, a register of 3 addresses, a condition checking unit 4, a generator of 5 pulses, a lock register 6, a group of elements AND 7, an element AND 8, information outputs 9 of the device, inputs 10 of the device controlling 11 device outputs, 12 frequency divider. In the timing diagram (Fig. 2), the following notation is entered: 13 pulses at the output of the generator 5, 14 — pulses At the output of the frequency divider 12, 15 — pulses at the output of the And 8 element, 16-18 — pulses at the output. For example, the first, fifth, and twelfth elements AND groups of elements And 7, respectively. The device works in the following way. From memory block 1, the next micro-instruction is entered into the register 2 of the micro-instructions, while the lock register 6 is reset and all its outputs have a single signal. Three micro-tacts are needed to execute a micro-command, and during the first, second and third micro-tacts a single signal must be present, for example, at the output of the first, fifth and twelfth elements And 7, respectively. In this case, the duration of micro-tacts should be, respectively, four: ten, ten, and seven temporary intervals defined by the period of the generator 5. By virtue of this, there is a single signal on the first, fifth, and twelfth control outputs of register 2 of micro-instructions, and the others are zero. Then, at the output of the first element And 7, a single signal is generated, as a result of which all subsequent elements And 7 are closed. Upon receipt of a single signal from the output of the first element And 7 to one of the driver inputs of the frequency divider 12, the division factor of the last becomes equal to four. After the arrival of four pulses from the output of the generator 5 to the counting input of the frequency divider 12, a pulse is produced at the output of the latter, which, by virtue of the presence of a single signal at the first setup input, sets the first bit of the lock register b to zero. The first element And 7 is closed, thereby opening all subsequent elements And 7, but since the second, third and fourth elements And 7 are closed with zero signals from the control outputs of register 2 microcommands, a single signal is generated at the output of the fifth element And 7. Because of this, the division ratio of the divider 12 frequency becomes ten. A count of ten pulses at the output of divider 12 often produces a pulse, and for the fifth time, a number of register b is set to but this state of the remaining bits of register 6 does not change. As a result, the fifth element And 7 closes, the first element And 7 will remain in the closed state, and during you during the twelfth element And 7, similarly preceding, a single signal is generated. At the same time, the division factor of the divider 12 frequency becomes equal to seven. After the divider is 12 o'clock, the totah counts seven pulses, the twofold bit of register b is likewise set to zero, as a result of which the twelfth element of E 7 is closed. After that, a single signal on the outputs of all elements of And 7 is absent, as the zero signal is present on all subsequent to the twentieth control outputs of the register of 2 micro-instructions. As a result, at the output of the element And 8, a signal is generated, according to which all bits of the lock register 6 are set to one state. A one-time following microcommand from memory block 1 is entered into the register of microcommands, and a single signal is produced at the output of that element And 7 The input of which receives a single signal from the control output of the register of 2 micro-instructions having the smallest sequence number. Up to this point, the inputs 10 of the condition verification unit 4 from the operating circuits received logical conditions, according to which the address of the next microcommand was formed and recorded in the address register 3. Therefore, the reading of a microcommand on a signal from an output of an AND 8 element occurs at a previously prepared address. Further operation of the device is similar to that described. Thus, in the proposed device, the duration of each individual micro-tact has an optimal value determined by the time required to perform the operations of the operational circuits in this micro-tact, unlike the prototype, where the duration of all micro-tacts is the same and determined by the maximum operating time of the operational circuits in | from mikrotaktov. The proposed device allows to reduce the execution time of each / microcommand. Claims, Microprogram control device containing microinstructions memory block, microinstructions register, address register, condition checker, pulse generator, lock register, And element and And element group, output of each And element which is connected to inverse inputs of all subsequent And elements the group, with the inverted input of the element And and with the setting input of the lock register, respectively, the outputs of the elements AND of the group are connected to the control outputs of the device, the outputs of the condition checker are connected to and by the formation inputs of the address register, the outputs of which are connected to the address inputs of the microinstructions memory block, the outputs of which are connected to the information inputs of the register of microcommands, the address outputs of which are connected to the information inputs of the condition checker, the control inputs of which are the inputs of the microinstruction register connected to the first inputs of each element AND group, the information outputs of the register of micro-instructions are information outputs of the device, the output of the element AND Connected to the control input of the microinstructions register and to the setup input of the initial state of the lock register, the outputs of the lock register are connected to the second inputs of each element AND group, respectively, characterized in that, in order to improve performance, it contains a frequency divider, the counting input of which is connected to the output of the pulse generator, the driving inputs of the frequency divider are connected to the outputs of the elements AND of the group, respectively, and the output is connected to the clock input of the register of the lock Sources of information received during attention during examination 1. USSR author's certificate in application No. 2918689, c.P.O. F 9/22, 1980.
2.Авторское свидетельство СССР 640294, кл. G Об F 9/22, 1978 (прототип).2. The author's certificate of the USSR 640294, cl. G About F 9/22, 1978 (prototype).
%: 10%: ten
Фнг.1Fng.1
f3jf3j
1t1t