SU777825A1 - Pulse counter - Google Patents
Pulse counter Download PDFInfo
- Publication number
- SU777825A1 SU777825A1 SU782668097A SU2668097A SU777825A1 SU 777825 A1 SU777825 A1 SU 777825A1 SU 782668097 A SU782668097 A SU 782668097A SU 2668097 A SU2668097 A SU 2668097A SU 777825 A1 SU777825 A1 SU 777825A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- shift register
- input
- output
- inputs
- pulse counter
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
следних разр дов регистра сдвига, где Мthe last bits of the shift register, where M
V , .V,.
разно целой части от числа 1.different integer parts of the number 1.
оabout
На чертеже представлена схема счетчика импульсов.The drawing shows a diagram of the pulse counter.
Счетчпк содержит разр ды 1, 2, 3, 4, 5 и 6 - Л-разр дного регистра сдвига, входHyto шину 7 и элементы И 8 и 9.The counters contain bits 1, 2, 3, 4, 5, and 6 — the L-bit shift register, the input of the Hyto bus 7, and the elements of And 8 and 9.
На чертеже входна шина 7 соединена с тактовыми входами разр дов /-6 регистра сдвига и с первым входом элемента И 8, второй, третий и четвертый входы которого соединены соответственно с пр |мыми выходами / и 5 и инверсным выходом 5 разр дов ригстра сдвига, входы I и К разр да / регистра сдвига соединены соответственно с инверсным выходом разр да 6 регистра сдвига и с выходом элемента И 9, входы которого соединены с пр мыми выходами разр дов 3-6 регистра .In the drawing, the input bus 7 is connected to the clock inputs of bits / -6 of the shift register and with the first input of the element 8, the second, third and fourth inputs of which are connected respectively to the direct outputs / and 5 and the inverse output of the bits of the shift rim, The inputs I and K of the shift / shift register are connected respectively to the inverse output of bit 6 of the shift register and to the output of element 9, whose inputs are connected to the direct outputs of bits 3 to 6 of the register.
Номер разр да 3 регистра сдвига должен быть не больше, чем цела часть чисЛ , ла +1, где Л - количество разр довThe bit number of the 3 shift register should be no more than the whole part of the number, la +1, where L is the number of bits
оabout
регистра сдвига.shift register.
Счетчик работает следующим образом.The counter works as follows.
При поступлении тактовых сигналов с входной шины 7 счетчик переключаетс в соответствии с кодом Либау-Крейга (счетчик Джонсона).Upon receipt of the clock signals from the input bus 7, the counter switches according to the Libau-Craig code (Johnson counter).
Св зи, образованные элементом И 9, вл ютс подтверждающими св з ми дл этого кода, т. е. счетчик последовательно слева направо заполн етс «единицами, а затём «нул ми. При Бозннкновении в счетчике запрещенной комбинации вследствие помехи, счетчик через некоторое количество входных тактовых сигналов корректируетс (т. е. устанавливаетс в одно из разрешенных состо ний). В процессе коррекции состо нием счетчика, предшествующим разрешенному, будет состо ние вида (. . . 01). Это состо ние дешифруетс элементом И 8. Наличие импульса, на выходе элемента И 9 свидетельствует о том, что в счетчике был сбой.The links formed by the AND 9 element are the confirming links for this code, i.e. the counter is sequentially left to right filled with "ones, and then" zero. With a prohibited combination in the counter due to interference, the counter is adjusted after a certain number of input clock signals (i.e., it is set to one of the allowed states). In the process of correction, the state of the counter, preceding the permitted state, will be the state of the form (.. 01). This state is decrypted by element 8. The presence of a pulse at the output of element 9 indicates that there was a failure in the counter.
Необходимо отметить, что эквивалентным техническим решением вследствие симметрии кода Либау-Крейга будет инверси входных сигналов, поступающих на элемент П 9, соединение выхода элемента И 9 с входом / первого разр да регистра сдвига , соединение входа К первого разр да регистра сдвига с пр мым выходом последнего разр да регистра сдвига и инверси всех сигналов, кроме тактовых, поступающих на входы элемента И 5.It should be noted that the equivalent technical solution due to the symmetry of the Libau-Craig code will be the inversion of the input signals to the element P 9, the connection of the output of the element And 9 with the input / first bit of the shift register, the connection of the input K to the first bit of the shift register with the direct output the last bit of the shift register and the inversion of all signals, except the clock ones, arriving at the inputs of the And 5 element.
Ф lO р М у Л а изобретени Ф lO р М at Л and inventions
Счетчик импульсов, содержащий входную шину, два элемента И и Л -разр дный регистр сдвига, тактовые входы разр дов которого соединены с первым входом первого элемента И и с входной шиной, инверсный выход последнего разр да регистра сдвига соедпмен со входом / первого разр да, отличающийс тем, что, с целью упрощени счетчика импульсов, пр мые выходы первого, последнего и инверсный выход предпоследнего разр дов регистра сдвига соединены соответственно со вторым, третьим и четвертым входами первого элемента И, вход К первого разр да регистра сдвига соединен с выходом второго элемента И, входы которого соединены с пр мыми выходами не менее М последних разр дов регистра сдвига, .где jMA pulse counter containing an input bus, two elements AND and L is a bit shift register, the clock inputs of the bits of which are connected to the first input of the first element I and the input bus, the inverse output of the last bit of the shift register connecting to the input / first bit, characterized in that, in order to simplify the pulse counter, the direct outputs of the first, last and inverse outputs of the penultimate bits of the shift register are connected respectively to the second, third and fourth inputs of the first element I, the input K of the first discharge reg The shift source is connected to the output of the second element I, whose inputs are connected to the direct outputs of at least M the last bits of the shift register, where jM
Л , равно целой части от числа „ +1.L, is equal to the integer part of the number „+1.
Источники информации, прин тые Sources of information taken
во внимание при экспертизе:into account in the examination:
1. Лейнов М. Л. и др. Цифровые делители частоты на логических элементах. М., «Энерги , 1975, с. 73, рис. 3-16.1. Laneov L. L. and others. Digital frequency dividers on logic elements. M., “Energie, 1975, p. 73, fig. 3-16.
2. Авторское свидетельство СССР 416883, кл. Н 03 К 21/34, 1974 (прототип ) .2. USSR author's certificate 416883, cl. H 03 K 21/34, 1974 (prototype).
22
« « ""
7 7
j I ej I e
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782668097A SU777825A1 (en) | 1978-09-27 | 1978-09-27 | Pulse counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782668097A SU777825A1 (en) | 1978-09-27 | 1978-09-27 | Pulse counter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU777825A1 true SU777825A1 (en) | 1980-11-07 |
Family
ID=20786876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782668097A SU777825A1 (en) | 1978-09-27 | 1978-09-27 | Pulse counter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU777825A1 (en) |
-
1978
- 1978-09-27 SU SU782668097A patent/SU777825A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1499565A (en) | Scanning system for digital analogue converter | |
SU777825A1 (en) | Pulse counter | |
SU669354A1 (en) | Modulo three adder | |
JPS5951783B2 (en) | programmable down counter | |
ES318469A1 (en) | Binary to multilevel conversion by combining redundant information signal with transition encoded information signal | |
SU414737A1 (en) | PULSE DISTRIBUTOR | |
SU884151A1 (en) | Pulse counter | |
SU494744A1 (en) | Binary decimal to binary converter | |
SU432487A1 (en) | CONVERTER BINDING-DECIMAL CODE TO UNITARY CODE | |
SU532858A1 (en) | Digital amplitude discriminator | |
SU435592A1 (en) | DISTRIBUTOR | |
SU488344A1 (en) | Reversible distributor | |
SU881731A1 (en) | Binary coded decimal code coder | |
SU570196A1 (en) | Multichannel frequency-code transducer | |
SU369715A1 (en) | THIRD POTENTIAL TRIGGER | |
SU372690A1 (en) | PULSE DISTRIBUTOR ;;; - x: ': ... o, "' 1 [YYSHO ^ I ;;;: ';;; -',:,! | |
SU561958A1 (en) | Binary-decimal encoder | |
SU1260944A1 (en) | Device for comparing numbers | |
SU809582A1 (en) | Jonson's counter | |
SU801259A1 (en) | N-digit binary counter | |
SU1571573A1 (en) | Serial adder | |
SU680177A1 (en) | Functional calculator | |
SU437061A1 (en) | Markov Chain Generator | |
SU847517A1 (en) | Repetition rate scaler with 8:1 countdown | |
SU364089A1 (en) | UNION h; ~~:; - ;: • -; '- • h / yy ^ -' ^^ tm / ^ s. ; : L: ;; - y '^; - ^ l; ^:' ^ "C ^ .h ^^ hi |