SU488344A1

SU488344A1 - Reversible distributor

Info

Publication number: SU488344A1
Application number: SU2004870A
Authority: SU
Inventors: Владимир Алексеевич Грехнев; Николай Павлович Павлюченков
Original assignee: Войсковая Часть 44388-Р/11
Priority date: 1974-03-11
Filing date: 1974-03-11
Publication date: 1975-10-15

Description

1one

Изобретение относитс к области вычислительной техники.This invention relates to the field of computing.

Известеи реверсивный распределитель, каждый разр д которого содержит четыре элемента И - НЕ, шину «влево и шину «вправо. Причем выход первого элемента И - НЕ соединен с входом второго элемента И - НЕ своего разр да и с входом четвертого элемента И - НЕ предыдущего разр да, выход второго элемента И - НЕ подключен К входам первого и третьего элементов И - НЕ своего разр да, выход третьего элемента И - НЕ соединен с входом второго элемента И - НЕ своего разр да и с входом четвертого элемента И - НЕ последуюш,его разр да , шина «влево соединена с входами первых элементов И - НЕ всех разр дов, шина «вправо - с входами третьих элементо|3 И - НЕ всех разр дов.A lime reversing distributor, each bit of which contains four AND-NOT elements, a bus "to the left and a bus" to the right. Moreover, the output of the first element AND is NOT connected to the input of the second element AND is NOT its own discharge and with the input of the fourth element AND is NOT the previous discharge, the output of the second element AND is NOT connected To the inputs of the first and third elements AND is NOT its own discharge the output of the third element AND is NOT connected to the input of the second element AND is NOT its own discharge and to the input of the fourth element AND is NOT subsequent, its discharge, the bus “to the left is connected to the inputs of the first elements AND — NOT to all bits, the bus to the right with inputs of the third element | 3 AND - NOT all bits.

Цель изобретени - уменьшение числа инверторов и расширение логических возможностей распределител . Дл этого в .предлагаемом распределителе дополнительно выход второго элемента И - НЕ подключен к входам вторых элементов И - НЕ предыдущего и последующих разр дов, выход четвертого элемента И - НЕ соединен с входами первого и третьего элементов И - НЕ своего разр да , с входами второго, третьего и четвертого элементов И - НЕ предыдущего разр да и The purpose of the invention is to reduce the number of inverters and expand the logical capabilities of the distributor. For this, in the proposed distributor the output of the second element AND is NOT connected to the inputs of the second AND elements — NOT the previous and subsequent bits; the output of the fourth AND element is NOT connected to the inputs of the first and third AND elements — NOT its discharge; , the third and fourth elements AND - NOT the previous bit and

с входами первого, второго и четвертого элементов И - НЕ последующего разр да, а вновь введенна шина «сдвиг соединена с входами четвертых элементов И - НЕ всех разр дов.with the inputs of the first, second, and fourth elements AND — NOT the subsequent discharge, but the newly introduced bus “shift is connected to the inputs of the fourth elements AND — NOT all bits.

На чертеже изображена схема предлагаемого реверсивного распределител с числом разр дов, равным четырем (число разр дов может быть любым).The drawing shows a diagram of the proposed reversing distributor with the number of bits equal to four (the number of bits can be any).

Распределитель содержит элементы И - НЕ 1 и 2, 3 и 4, 5 1 6, 7 1 8, которые образуют триггеры, и элементы И - НЕ 9-12 и 13-16 соответственно первого, второго, третьего л четвертого разр дов.The distributor contains the elements AND - NOT 1 and 2, 3 and 4, 5 1 6, 7 1 8, which form the triggers, and the elements AND - NOT 9-12 and 13-16, respectively, of the first, second, third and fourth digits.

Е начальный момент времени триггер первого разр да установлен в состо ние «единица , остальные триггеры - в состо ние «нуль.E, the initial moment of time, the trigger of the first bit is set to the state of "one, the other triggers are set to the state of" zero.

В начале режима сдвига вправо на шину «влево подан сигнал, равный логическому нулю, а на шину «вправо - сигнал, равный логической единице. Поскольку в начальный момент времени тактирующий игнал отсутствует (равен логическому нулю), то на выходах элементов И- НЕ 1, 9,3,4, 5, 6, 7, 8, 13, 14. 15, 16 находитс сигнал, равный логической единице, а на выходах элементов И - НЕ 2, 10, 11, 12 - сигнал, равный логическому нулю.At the beginning of the shift to the right, the bus “to the left is given a signal equal to logical zero, and to the bus“ to the right - a signal equal to logical one. Since at the initial moment of time the clock signal is absent (equal to logical zero), then at the outputs of the elements AND- NOT 1, 9,3,4, 5, 6, 7, 8, 13, 14. 15, 16 there is a signal equal to the logical one , and at the outputs of the elements AND - NOT 2, 10, 11, 12 - a signal equal to logical zero.

С приходом такт рующего сигнала срабатывает элемент И - НЕ 14, на его выходе поWith the arrival of a clock signal, an AND element is triggered, NOT 14, at its output by