Claims (2)
Это достигаетс тем, что в функциональный счетчик содержащий синхронный - разр дный регистр сдвига, введены триггер управлени , две шины управлени , четыре двухвходовых элемента И-НЕ и формирователь одиночных импульсов, имеющий четыре входа. Перва шина управлени соединена с S -входом триггера управлени и с первым входом первого элемента И-НЕ. Втора шина управлени соединена с R - входом триггера управлени и с первым входом второго элемента И-НЕ. Вторые входы первого и втор&го элементов И-НЕ соединены с выходом формировател одиночных импульсов, первый вход которого соедчнен с инверсным выходом триггера управлени и с первым входом третьего элемента И-НЕ, выход которого соединен с входами 5 разр дов синхронного регистра сдвига, инверсный и пр мой выходы последнего разр да кото рого соединены соответственно с вторым и третьим входами формировател одиночных импульсов, четвертый вход которого соединен .с пр мым выходом триггера управлени , с информационным входом первого разр да синхронного регистра сдвига и с первым вход(1 четвертого элемен та И-НЕ, выход которого соединен с входами R разр дов синхронного регистра сдвига, выходы первого и второго элемен тов И-НЕ соединены с вторыми входами четвертого и третьего элементов И-НЕ соответственно. На черте се представлена структурна схемд трехраар дного функционального счет чика. Счетчик состоит ив триггера управлени 1, элементов И-НЕ 2 - 5, трех разр дов синхронного регистра сдвига 6-8 формировател рдЖ6ч1йых 1Г:мпульсов 9, имеющего входы 10 - 13 двух шин управлени 14, is и шины тактовых импульсов .16. Шина управлени 14 соединена с S входом триггера управлени 1 ис первым входом элемента И-НН 4. Шина управлени 15 соединена с R-входом три гера управлени 1 и с .первым входом элемента И-НЕ 2, вторые входы элементов И-НЕ 2 и 4 соединены с выходом формировател 9 одиночных импульс oBj, вход 10 которого соединен с инверсным выходом триггера управлени 1 и с первым входом элемента И-НЕ 3, выхой которого соединен с 5 входами разр дов 6-8 синхронного регистра сдвига, пр мой и инверсный выходы последнего разр да 8 которого соединены со входам 12, 11 формировател 9 одиночных импульсов ..,, вход 13 которого соединен с пр мым выходом триггера управлени 1, с информационным входом первого разр да 6 синхронного регистра сдвига и-с первым входом элемента И-НЕ 5, выход которого соединен свходами разр дов 6-8 синхронного регистра сдвига. Выходы элементов И-НЕ 2,4 соединены с вторыми входами элементов И-НЕ 3,5 соответственно. Функциональный счетчик работает следующим образом. В исходном состо нии {после подключени источника питани ) на шинах 14 и 15 присутствуют высокие уровни напр жени , на шине 16 счетные импульсы от сутствуют. При подаче кратковременного нулевого уровн на шину 14, на пр мом выходе управл ющего триггера 1 устанавливаетс единичный уровень, который разрешает заполнение разр дов 6-8 дивинными состо ни ми. Элементы И-НЕ 4,5 срабатывают и на входах R разр дов 6-8 по вл етс кратковременно нулевой уровень, которьй переводит их в состо ние с нулевыми уровн ми на пр мых Выходах. После прихода первого счетного импульса по первый разр д 6 синхронного регибтра сдвига переключаетс и на его Выходе по вл етс единичный уровень. После прихода второго счетного импульса единичный уровень по вл етс на пр мом выходе второго разр да 7, а после прихода третьего счетного импульса - на пр мом, выходе последнего третьего разр да 8, при этом на входах 12, 13 формировател одиночных импульсов 9 устанавливаютс два единичных уровн , что приводит к выработке одиночного импульса нулевого уровн , который поступает через элементы И-НЕ 2,4 на входы элементов 3, 5, а так как на другом входе элемента 5 присутствует единичный уровень, то с его выхс а нулевой уровень сигнала поступает на входы R разр дов 6 - 8 и устанавливает их в исходное состо ние, при котором на их пр мых выходах присутствуют нулевые уровни напр жени . Такой цикл заполнени единичными состо ни ми повтор етс при наличии счетных импульсов на шине 16. Аналогично функциональный счетчик работает при заполнении нулевыми состо ни ми . В этом случае после подачи управл ющего импульса по шине 15 триггер управлени устанавливаетс в состо ние, при котором на его пр мом выходе присутствует нулевой уровень, а разр ды 6-8 установлены в состо ни , при которых на их цр мых выходах присутствуют единичные уровни. После поступлени трех тактовых импульсов по шине 16 на входах 10, 11 формировател 9 устанавливаютс единичные потенциалы, что приводит к срабатыванию формировател 9 и соответственно к установке разр дов 6-8 синхронного регистра сдвига в исходное состо ние, при котором на пр мых выходах разр дов присутствуют единичные уровни. Такой цикл заполнени нулевыми состо ни ми повтор етс при наличии счетных импульсов на шине 16. ОсущестШ1ЯЯ управление ho шинам 14 и 15 а произвольной последовательности получают соответствуюшее заполнение единичными или нулевыми, состо ни ми разр дов синхронного регистра сдвига. Предложенный функциональный счетчик может быть использован дл построени многомерных фазовых шифраторов, дешифраторов , делителей частоты с переменным коэффициентом, групповых кодовйх последовательностей бипол рных имнульсов. Формула изобретени Функциональный счетчик, соаержащн.. синхронный N - разр дный регистр сдви га, отличающийс тем, что, с целью осуществлени циклического заполнени разр дов регистра сдвига единичны ми или нулевыми состо ни ми произволь ной длительности и в произвольной последовательности , в него введены iтриггер управлени , две шины управлени , четыре двухвходовых элемента И-НЕ и формирователь одиночных импульсов, имеющий четыре входа, перва шина управлени соединена с $ - входом триггера управлени и с первым Входом первого элемента И-НЕ, втора шина управлени - с R-ВХОДОМ триггера управлени и с первым входом второго элемента И-НЕ, вторые входы первого и второго элементов И-НЕ соединены с выходом формирс ател одиночных импульсов, первый вход которого соединен с инверсным выходом триггера управлени и с первым входом третьего элемента И-НЕ, выход которого соединен g входами S разр дов синхронного регистра сдвига, инверсньй и пр мой выходы последнего разр да которого соединены соответственно с вторым и третьим входами формировател одиночных импульсов, четвертый вход которого соединен с пр мым выколем триггера уп равлени , с информационным входом первого разр да синхронного регистра сдвига и с первым входом четвертого элемента , выход которого coeдв, с входами R pa3piWOB синхронного регистра сдвига, выходы первого и второго элементов И-НЕ соединены с вторыми входами четвертого и третьего элементов И-НЕ соответственно. Источники информации, прин тые во в,нимание при экспертизе 1,Авторское свидетельство СССР № 405180, кл, Н ОЗ К 23/02, 1973. This is achieved by introducing a control trigger, two control buses, four AND-NOT elements, and a single pulse driver with four inputs into the functional counter containing the synchronous – bit shift register. The first control bus is connected to the S input of the control trigger and to the first input of the first NAND element. The second control bus is connected to the R - control trigger input and to the first input of the second NAND element. The second inputs of the first and second & N elements are connected to the output of a single pulse shaper, the first input of which is connected to the inverse output of the control trigger and the first input of the third NAND element, the output of which is connected to the inputs of the 5 bits of the synchronous shift register, inverse and the direct outputs of the last discharge of which are connected respectively to the second and third inputs of the single pulse generator, the fourth input of which is connected to the direct output of the control trigger, to the information input of the first time a row of synchronous shift register and with the first input (1 fourth element of NAND, the output of which is connected to the inputs R of the bits of the synchronous shift register, outputs of the first and second elements of N AND N are connected to the second inputs of the fourth and third elements NAND A structural diagram of a three-rant functional counter is shown on the drawing of the meter. The counter consists of control trigger 1, I-HE elements 2-5, three bits of the synchronous shift register 6-8 of 1RpD6H1H multiples of 9pulses 9, having inputs 10-13 two control buses 14, is and clock busses .16. The control bus 14 is connected to the S input of the control trigger 1 using the first input of the I-HH element 4. The control bus 15 is connected to the R-input of the three control bars 1 and to the first input of the AND-HE element 2, the second inputs of the AND-HE elements 2 and 4 is connected to the output of the imager 9 single pulse oBj, input 10 of which is connected to the inverse output of control trigger 1 and to the first input of the AND-NE element 3, the output of which is connected to 5 inputs of bits 6 to 8 of the synchronous shift register, direct and inverse outputs the last bit 8 of which is connected to the inputs 12, 11 9 single pulses .., input 13 of which is connected to the direct output of control trigger 1, to the information input of the first bit 6 of the synchronous shift register and to the first input of the AND-HE element 5, the output of which is connected by bits of bits 6–8 synchronous shift register. The outputs of the elements AND-NOT 2.4 are connected to the second inputs of the elements-NOT 3.5, respectively. Functional counter works as follows. In the initial state (after connecting the power supply), high voltage levels are present on buses 14 and 15, and there are no counting pulses on bus 16. When applying a short zero level to bus 14, a single level is set at the direct output of control trigger 1, which allows filling the bits with 6-8 divine states. The AND-4,5 elements operate and at the inputs R of bits 6-8 a briefly zero level appears, which brings them to a state with zero levels at the direct Outputs. After the arrival of the first counting pulse on the first bit 6, the synchronous shift register switches and a single level appears at its Output. After the arrival of the second counting pulse, a unit level appears at the direct output of the second bit 7, and after the arrival of the third counting pulse at the direct output of the last third bit 8, while at the inputs 12, 13 of the single pulse generator 9 two unit levels, which leads to the development of a single zero-level pulse, which enters through the IS-NOT 2.4 elements to the inputs of elements 3, 5, and since the other input of element 5 has a single level, the output signal from its output is zero n R inputs bits 6 - 8, and sets them to their original state, whereby their outputs are present straight zero voltage levels. Such a cycle of filling with single states is repeated when there are counting pulses on the bus 16. Similarly, the functional counter operates when filling with zero states. In this case, after the application of the control pulse over the bus 15, the control trigger is set to a state in which there is a zero level at its direct output, and bits 6-8 are set to a state in which single levels are present at their clock outputs. . After the arrival of three clock pulses on the bus 16 at the inputs 10, 11 of the imaging unit 9, unit potentials are set, which triggers the imaging unit 9 and, accordingly, setting the bits 6-8 of the synchronous shift register to its initial state, in which the direct outputs there are single levels. Such a cycle of zero-state filling is repeated in the presence of counting pulses on the bus 16. Actually controlling the ho tires 14 and 15 and in an arbitrary sequence receive the corresponding filling with single or zero, states of the bits of the synchronous shift register. The proposed functional counter can be used to construct multidimensional phase encoders, decoders, variable factor frequency dividers, group coding sequences of bipolar impulses. Claims of the Invention Functional counter, coherent. Synchronous N - bit shift register, characterized in that, in order to cyclically fill the bits of the shift register, single or zero states of arbitrary duration and in an arbitrary sequence, the trigger is entered into it control, two control buses, four two-input AND-NOT elements and a single pulse shaper with four inputs, the first control bus is connected to the $ - control trigger input and the first Input of the first element and NID, second control bus - with R-INPUT of the control trigger and with the first input of the second NAND element, the second inputs of the first and second AND-NES elements are connected to the output of a single pulse form, the first input of which is connected to the inverse output of the trigger control and with the first input of the third NAND element, the output of which is connected to the g inputs S of the bits of the synchronous shift register; the inverse and direct outputs of the last bit of which are connected respectively to the second and third inputs of the single pulse former, the quarters the input of which is connected to the direct trigger of the control trigger, to the information input of the first digit of the synchronous shift register and to the first input of the fourth element whose output is connected to the inputs of the pa3piWOB synchronous shift register, the outputs of the first and second elements of AND-NOT are connected to the second inputs of the fourth and third elements NAND, respectively. Sources of information, accepted in, understanding at examination 1, USSR Author's Certificate No. 405180, class, N OZ K 23/02, 1973.
2.Гутников В. С. Интегральна электроника в измерительных приборах. Л., Энерги , 1974, с. 65,рис. 32.2. Gutnikov V.S. Integral electronics in measuring devices. L., Energie, 1974, p. 65, fig. 32.