SU944105A1 - Switching apparatus - Google Patents

Switching apparatus Download PDF

Info

Publication number
SU944105A1
SU944105A1 SU803214959A SU3214959A SU944105A1 SU 944105 A1 SU944105 A1 SU 944105A1 SU 803214959 A SU803214959 A SU 803214959A SU 3214959 A SU3214959 A SU 3214959A SU 944105 A1 SU944105 A1 SU 944105A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
shift register
generator
trigger
Prior art date
Application number
SU803214959A
Other languages
Russian (ru)
Inventor
Феликсас Феликсович Белинскис
Альгимантас Ионович Нанартонис
Original Assignee
Институт Физико-Технических Проблем Энергетики Ан Литсср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Физико-Технических Проблем Энергетики Ан Литсср filed Critical Институт Физико-Технических Проблем Энергетики Ан Литсср
Priority to SU803214959A priority Critical patent/SU944105A1/en
Application granted granted Critical
Publication of SU944105A1 publication Critical patent/SU944105A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(5) КОММУТАТОР(5) SWITCH

1one

Изобретение относитс  к автоматике и вычислительной технике.This invention relates to automation and computing.

Известны коммутаторы, содержащие регистр, триггэр и элемент ИЛИ l Однако известное устройство характеризуетс  низкой надежностью.Switches are known that contain a register, a trigger, and an OR element. However, the known device is characterized by low reliability.

Наиболее близким по технической сущности к изобретению  влетс  коммутатор , содержащий сдвиговый регистр, выходы которого соединены с выходны-п fQ ми шинами, а управл ющий вход подключен к выходу элемента ИЛИ, первый вход которого соединен с управл ющей шиной, а также триггер f2}.The closest in technical essence to the invention is a switch containing a shift register, the outputs of which are connected to the output-fQ buses, and a control input connected to the output of the OR element, the first input of which is connected to the control bus, as well as the trigger f2}.

К недостаткам данного устройства is относитс  также низка  надежность.The disadvantages of this device is also low reliability.

Цель изобретени  - повышение надежности коммутатора.The purpose of the invention is to increase the reliability of the switch.

Указанна  цель достигаетс  тем, что в коммутатор, содержащий сдвиго- -20 вый регистр, выходы которого соединены с выходными шинами, а управл ющий вход подключен к выходу элемента ИЛИ, первый вход которого соединенThis goal is achieved by the fact that the switch contains a shift -20 register, the outputs of which are connected to the output buses, and the control input is connected to the output of the OR element, the first input of which is connected

с управл ющей шиной, а также триггер, введены счет.чик, генератор и элемент 2 И-ИЛИ-НЕ, каждый из первых входов которого соединен с соответствующим выходом сдвигового регистра, а каждый из вторых входов подключен к одноименной дополнительной управл ющей шине, при этом выход элемента 2ИИЛИ-НЕ соединен с дополнительной выходной шиной и с входом остановки генератора, запускающий вход которого подключен к информационному входу сдвигового регистра и единичному выходу триггера, единичный вход которого соединен с шиной запуска, а нулевой вход - с последним выходом сдвигового регистра, при этом выход генератора подключен к второму входу элемента ИЛИ, выход которого соединен со входом счетчика.with a control bus, as well as a trigger, a counting device, an oscillator, and an AND-OR-NOT element 2 are entered, each of the first inputs of which is connected to the corresponding output of the shift register, and each of the second inputs is connected to the corresponding additional control bus, This output element 2ILI-NOT connected to an additional output bus and to the generator stop input, the triggering input of which is connected to the information input of the shift register and the single output of the trigger, the single input of which is connected to the trigger bus, and zero input d - with the last output of the shift register, while the generator output is connected to the second input of the OR element, the output of which is connected to the counter input.

Claims (2)

На чертеже представлена функциональна  схема предлагаемого коммутатора . Схема включает сдвиговый регистр Т , выходы которого соединены с ными шинами 2, а управл ющий вход подключен к выходу элемента ИЛИ 3, первый вход которого соединен с управл ющей шиной k, триггер 5. элемент 2И-ИЛИ-НЕ 6, каждый из первых входов которого соединен с соответствующим выходом сдвигового регистра 1, а каждый из вторых входов подключен к одноименной управл ющей шине 7, выход элемента 2И-ИЛИ-НЕ 6 соединен с выходной шиной 8 и со входом остановки генератора 9 запускающий вход которого подключен к информационному входу сдвигового регистра 1 и единичному выходу триггера 5, единичный вход которого соединен с шино 10 запуска, а нулевой вход - с последним выходом сдвигового регистра 1, выход генератора 9 подключен чо второму входу элемента ИЛИ 3, выход которого соединен со входом счетчика 11 . Коммутатор работает следующим образом . .При поступлении импульса по шине 10 запуска на единичный вход триггера 5 генератор 9 переводитс  в рабочее состо ние и записываетс  единица в первый разр д сдвигового регистра 1. На первом выходе сдвигового регис ра 1 по вл етс  сигнал, необходимый дл  включени  объекта. Если на соответствующий вход элемента 2И-ИЛИ-НЕ подан единичный логический уровень по одноименной управл ющей шине 7. указывающий, что данный канал коммутатора должен быть включен, то на выходе элемента 2И-ИЛИ-НЕ 6 есть нулевой логический уровень, который за прещает запуск генератора 9. После обработки канала поступает импульс по управл ющей шине , который через элемент ИЛИ 3 подаетс  на сдвиговый регистр 1, и единица передвигаетс  во второй разр д. Допустим, что этот канал надо пропустить. Дл  этого подаетс  нулевой логический уровень по второй управл ющей шине 7- В этом сл чае на выходе элемента 2И-ИЛИ-НЕ 6 имеем единичный логический уровень и генератор 9 начинает генерировать импульсы, которые через элемент ИЛИ 3 поступают на сдвиговый регистр 1 в качестве импульсов сдвига. После первого импульса единица передвигаетс  в третий разр д сдвигового регистра 1 и, если по третьей управл ющей шине 7 подаетс  единичный логический уровень, то генераци  прекращаетс  и происходит обработка следующего канала . Число импульсов, поступающих на счетчик 11 через элемент ИЛИ 3, а также показани  счетчика 11 всегда соответствуют номеру канала коммутатора , подлежащего обработке в данный момент времени. Таким образом, за счет введени  . счетчика, генератора и элемента 2И-ИЛИ-НЕ в предлагаемом изобретении по сравнению с известным достигаетс  повышение надежности коммутатора. Формула изобретени  Коммутатор, содержащий сдвиговый регистр, выходы которого соединены с выходными шинами, а управл ющий вход подключен к выходу элемента ИЛИ, первый вход которого соединен с управл ющей шиной, а также триггер, отличающийс  тем, что, с целью повышени  надежности, введены счетчик, генератор и элемент 2ИИЛИ-НЕ , каждый из первых входов которого соединен с соответствующим выходом сдвигового регистра, а каждый из вторых входов подключен к одноименной дополнительной управл ющей шине, при 3tCM выход элемента 2И-ИЛИНЕ соединен с дополнительной выходной шиной и с входом остановки генератора , запускающий вход которого подключен к информационному входу сдвигового регистра и единичному выходу триггера, единичный вход которого соединен с шиной запуска, а нулевой вход - с последним выходом сдвигового регистра, при этом выход генератора подключен к второму входу элемента ИЛИ, выход которого соединен с входом счетчика. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 617838, кл. Н 03 К 17/04, 03.01.77. The drawing shows the functional diagram of the proposed switch. The circuit includes a shift register T, the outputs of which are connected to busbars 2, and a control input connected to the output of the element OR 3, the first input of which is connected to the control bus k, trigger 5. element 2I-OR-HE 6, each of the first inputs which is connected to the corresponding output of the shift register 1, and each of the second inputs is connected to the control bus 7 of the same name, the output of element 2I-OR-NOT 6 is connected to the output bus 8 and to the input of the generator 9 whose trigger input is connected to the information input of the shift register 1 and the single output of the trigger 5, the single input of which is connected to the start bus 10, and the zero input to the last output of the shift register 1, the output of the generator 9 is connected to the second input of the OR element 3, the output of which is connected to the input of the counter 11. The switch works as follows. When a pulse arrives at the trigger bus 10 at the single input of trigger 5, the generator 9 is switched to the operating state and the unit is written to the first digit of the shift register 1. At the first output of the shift register 1, the signal necessary to turn on the object appears. If a single logical level is fed to the corresponding input of element 2I-OR-NOT over the control bus 7 of the same name indicating that this switch channel must be enabled, then the output of element 2I-OR-NOT 6 has a zero logic level that prevents the start generator 9. After the channel has been processed, a pulse arrives on the control bus, which is fed to the shift register 1 through the OR 3 element, and the unit moves to the second bit. Suppose that this channel is to be skipped. To do this, a zero logic level is supplied via the second control bus 7- In this case, at the output of element 2I-OR-NOT 6, we have a single logic level and generator 9 begins to generate pulses that through the element OR 3 arrive at the shift register 1 as pulses shear. After the first pulse, the unit moves to the third bit of the shift register 1, and if a single logic level is applied to the third control bus 7, the generation stops and the next channel is processed. The number of pulses arriving at counter 11 through the element OR 3, as well as the readings of counter 11, always correspond to the channel number of the switch to be processed at a given time. Thus, due to the introduction. the counter, generator and element 2I-OR-NOT in the present invention as compared with the known, the reliability of the switch is improved. Claim switch containing a shift register, the outputs of which are connected to the output buses, and a control input connected to the output of the OR element, the first input of which is connected to the control bus, and a trigger, characterized in that, in order to improve reliability, a counter is entered , the generator and element 2IILI-NOT, each of the first inputs of which is connected to the corresponding output of the shift register, and each of the second inputs is connected to the similar additional control bus, at 3tCM the output of element 2I-ILINE is connected to an additional output bus and a generator stop input, the trigger input of which is connected to the information input of the shift register and a single trigger output, the single input of which is connected to the start bus, and the zero input - with the last output of the shift register, while the generator output is connected to the second element input OR, the output of which is connected to the input of the counter. Sources of information taken into account during the examination 1. USSR author's certificate No. 617838, cl. H 03 K 17/04, 03/01/77. 2.Самофалов К. Г. и др. Электронные цифровые вычислительные машины. Киев, Вища школа, 1976, с. 39, рис. 327 (прототип).2. Samofalov KG and others. Electronic digital computers. Kiev, Vishcha School, 1976, p. 39, fig. 327 (prototype).
SU803214959A 1980-12-11 1980-12-11 Switching apparatus SU944105A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803214959A SU944105A1 (en) 1980-12-11 1980-12-11 Switching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803214959A SU944105A1 (en) 1980-12-11 1980-12-11 Switching apparatus

Publications (1)

Publication Number Publication Date
SU944105A1 true SU944105A1 (en) 1982-07-15

Family

ID=20930818

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803214959A SU944105A1 (en) 1980-12-11 1980-12-11 Switching apparatus

Country Status (1)

Country Link
SU (1) SU944105A1 (en)

Similar Documents

Publication Publication Date Title
SU944105A1 (en) Switching apparatus
SU966864A1 (en) Device for shaping biased copies of pseudorandom sequencies
SU769722A1 (en) Delay device
SU667966A1 (en) Number comparing device
SU917345A1 (en) Switching device
SU945999A1 (en) Reversible pulse counter
SU690476A1 (en) Device for sequential discriminating of "ones" from n-digit binary code
SU945960A1 (en) T flip-flop
SU834918A1 (en) Sensory change-over switch
SU643870A1 (en) Parallel-action arithmetic device
SU1420653A1 (en) Pulse synchronizing device
SU951712A1 (en) Pulse train frequency divider with odd division factor
SU873232A1 (en) Data input device
SU894697A1 (en) Information input device
SU892441A1 (en) Digital frequency divider with fractional countdown ratio
SU653746A1 (en) Binary pulse counter
SU587628A1 (en) Pulse repetition frequency divider
SU855531A1 (en) Digital phase inverter
SU855980A1 (en) Signal shaping device
SU822376A1 (en) Reversing counting device
SU444317A1 (en) Minimum selector
SU367419A1 (en) DEVICE FOR INSTALLATION OF THE TENTIFIED KEYBOARD COMPUTING MACHINE
SU574738A1 (en) Phase-to-time interval converter
SU669350A1 (en) Information input arrangement
SU790304A1 (en) Switching device