SU667966A1 - Number comparing device - Google Patents

Number comparing device

Info

Publication number
SU667966A1
SU667966A1 SU772447949A SU2447949A SU667966A1 SU 667966 A1 SU667966 A1 SU 667966A1 SU 772447949 A SU772447949 A SU 772447949A SU 2447949 A SU2447949 A SU 2447949A SU 667966 A1 SU667966 A1 SU 667966A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
elements
bus
signal
Prior art date
Application number
SU772447949A
Other languages
Russian (ru)
Inventor
Михаил Алексеевич Дуда
Юрий Николаевич Бобков
Роман Алексеевич Дуда
Original Assignee
Duda Mikhail A
Bobkov Yurij N
Duda Roman A
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Duda Mikhail A, Bobkov Yurij N, Duda Roman A filed Critical Duda Mikhail A
Priority to SU772447949A priority Critical patent/SU667966A1/en
Application granted granted Critical
Publication of SU667966A1 publication Critical patent/SU667966A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Description

. - 1 Изобретение относитс  к области автоматики и вычислительной техники предназначено дл  сравнени  дес тичных фазоимпульсных кодов и может быть использовано в цифровых вычисли тельных и измерительных устройствах Известно устройство дл  сравнени  чисел, содержащее элементы И-НЕ ИЛИ, триггер 1. Недостатком этого устройства  вл етс  быстродействие и сложность. Наиболее близким техническим решением к данному изобретению  вл етс  устройство дл  сравнени  чисел содержащее элементы ИЛИ-НЕ, элемент задержки, генератор, причем выход генератора соединен с первыми входами первого и второго элементов ИЛИriE , выход второго элемента ИЛИ-riE по ключен ко второму входу первого элемента ИЛИ-пЕ и к первому входу третьего элемента ИЛИ-нЕ, выход которог соединен со вторым входом второго элемента ИЛИ-НЕ и с третьим входом первого элемента ИЛИ-НЕ 2. Кроме того, в этом устройстве пер ва  и втора  входные шины соединены со входами первой схемы И и схемы. .ИЛИ, выход которой подключен к единичному входу триггера, еДиничный, выход триггера соединен с первыми входами второй и третьей схем И, вторые входы которыхсоединены с выходами схрмы ИЛИ, третий вход второй схемы И соединен, с п.ервой входной шиной, третий вход третьей схемы И со второй входной шиной, а выходные шины устройства сравнени  подключены к соответствующим входам запоминающего устройства. Недостатком этого устройства  вл етс  его сложность. Целью изобретени   вл етс  упрощение устройства. Поставленна  цель достигаетс  тем, что в предлагаемом устройстве выход первого элемента ИЛИ-НЕ соединен через элемент задержки с третьим входом второго элемента ИЛИ-НЕ и со вторым входом третьего элемента ИЛИНЕ , а четвертый вход второго элемента ИЛИ-НЕ и третий вход третьего элемента ИЛИ-riE подключен к входным шинам устройства. Функциональна  схема предла.гаемого устройства представлена на чертеже . Устройство содержит элементы ИЛИ-НЕ 1-3, элемент, задержки 4, генератор 5, входные шины 6, 7, выходные шины 8-10. Устройство работает следующим образом. Пусть сравниваемые числа X и У п тупающие на входы 6 и 7 соответстве но, представлены пр мым фаэоимпульс ным кодом. Устройство подготавливае с  к работе импульсом нулевой конст ты с выхода генератора 5, который устанавливает на выходах элементов ИЛЙ-НЕ If 3 нулевые сигналы. При этом на выходе элемента ИЛИ-НЕ 2 будет единичный сигнал. Зате.м коды сравниваемых чисел X и У поступают на входы устройства 7 и 6 соответст венно. Если импульсы на шинах 6 и 7, со ответствующие сравниваемым числам X и У, совпадают, то на выходах элементов ИЛИ-НЕ 1, 2 будут нулевые потенциалы, поступающие на входы элемента ИЛИ-НЕ 3, вследствие чего на выходе элемента ИЛИ-НЕ 3 будет единичный сигнал, который через элемент задержки 4 поддерживает нул вые сигналы на выходах элементов ИЛИ-НЕ 1, 2. В результате на выходной шине 8 будет сигнал, указывающий , что сравниваемые числа X и У равны между собой. Если X У, то импудьс числа У поступает на входную шину б раньше чем импульс числа X поступает на входную шину 7. При этом импульс числа У, поступающий на входную шин 6, устанавливает на выходе элемента ИЛИ-НЕ 2 нулевой сигнал. При этом на выходе элемента ИЛИ-НЕ 1 образуетс  единичный сигнал. Импульс числа X, поступающий на входную шину 7, устанавливает снова на выхо д1 элемента ИЛИ-НЕ 1 нулевой сигнал При этом на выходе элемента ИЛИ-НЕ 2 снова образуетс  единичный си.гнал В результате на выходной шине 9 бу дет сигнал, указывающий, что число больше числа У. Если X У, то импульс числа X поступает на входную шину 7 раньше чем импульс числа У поступает на входную шину 6. В этом случае импул числа X, поступающий раньше на вход ную шину 7, не изменит.значений си налов на выходах элементов ИЛИ-riE. - 1 The invention relates to the field of automation and computing technology designed to compare decoupled phase-pulse codes and can be used in digital computing and measuring devices. A device for comparing numbers containing the AND AND NOT elements, trigger 1, is a disadvantage. The disadvantage of this device is speed and complexity. The closest technical solution to this invention is a device for comparing numbers containing OR-NOT elements, a delay element, a generator, the generator output being connected to the first inputs of the first and second ORIE elements, the output of the second OR-riE element connected to the second input of the first element OR-PE and to the first input of the third element OR-NOT, the output of which is connected to the second input of the second element OR-NOT and to the third input of the first element OR NOT HE 2. In addition, in this device the first and second input buses are connected us to the inputs of the first AND circuit and the circuit. .OR, the output of which is connected to a single trigger input, eDinichny, the trigger output is connected to the first inputs of the second and third AND circuits, the second inputs of which are connected to the OR outputs, the third input of the second IC circuit is connected to the first input bus, the third input to the third And with the second input bus, and the output bus of the comparison device is connected to the corresponding inputs of the storage device. A disadvantage of this device is its complexity. The aim of the invention is to simplify the device. The goal is achieved by the fact that in the proposed device the output of the first element OR — NO is connected via a delay element to the third input of the second element OR — NOT and to the second input of the third element ORINE, and the fourth input of the second element OR — NO and the third input of the third element OR- riE is connected to the device input buses. The functional diagram of the proposed device is represented in the drawing. The device contains the elements OR NOT 1-3, element, delay 4, generator 5, input buses 6, 7, output tires 8-10. The device works as follows. Suppose that the numbers X and Y being compared to the inputs 6 and 7, respectively, are represented by the direct faeroopulse code. The device prepares a zero pulse from the output of the generator 5, which imposes zero signals on the outputs of the ILY-HE If 3 elements. In this case, the output of the element OR NOT 2 will be a single signal. Zatom.m codes of the compared numbers X and Y are fed to the inputs of the device 7 and 6, respectively. If the pulses on buses 6 and 7, corresponding to the compared numbers X and Y, are the same, then the outputs of the elements OR-NO 1, 2 will have zero potentials at the inputs of the element OR-NOT 3, as a result of which the output of the element OR-NOT 3 there will be a single signal that, via delay element 4, supports zero signals at the outputs of the elements OR NOT 1, 2. As a result, the output bus 8 will have a signal indicating that the numbers X and Y being compared are equal to each other. If X Y, then the imputations of the number Y enters the input bus δ before the impulse of the number X enters the input bus 7. At the same time, the impulse of the number Y arriving at the input bus 6 sets the zero signal at the output of the OR-NO 2 element. In this case, a single signal is generated at the output of the element OR-NOT 1. The pulse of the number X, which enters the input bus 7, sets the output of the OR-NOT 1 element back to the zero signal. At the output of the OR-NOT 2 element, a single signal is formed again. As a result, the output bus 9 will have a signal indicating that the number is greater than the Y number. If X Y, then the pulse of the X number goes to the input bus 7 earlier than the pulse of the Y number goes to the input bus 6. In this case, the pulse of the X number that arrives earlier to the input bus 7 will not change the values of the signals at the outputs of the elements OR-riE

Claims (2)

667966 1, 2. Импульс числа У, поступающий на входную шину 6, устанавливает на выходе элемента ИЛИ-НЕ 2 нулевой сигнал. При этом на выходе элемента ИЛИ-НЕ 1 образуетс  единичный сигнал . В результате на выходной шине 10 будет сигнал, указывающий,, что число X меньше числа У. Если сравниваемые числа X и У будут представлены обратным фазоимпульсным кодом, то значени  сигналов на выходах 9 и 10 устройства будут противоположны указанным выше, а работа устройства не будет отличатьс  от описанной. Такое построение устройства позвол ет упростить его,, так как вместо трех логических элементов И, одного логического элемента ИЛИ, запоминающего устройства и R S триггера использовано три логических элемента ИЛИ-НЕ. Формула изобретени  Устройство дл  сравнени  чисел, содержащее элементы ИЛИ-НЕ, элемент задержки, генератор, причем выход генератора соединен с первыми входами первого и второго элементов ИЛИНЕ , выход второго элемента ИЛИ-НЕ йбдключен ко второму входу первого элемента ИЛИ-НЕ и к первому входу третьего элемента ИЛИ-НЕ, выход kotojporo соединен со вторым входом второго элемента ИЛИ-НЕ и с третьим вводом первого элемента ИЛИ-НЕ, отличающее с   тем, что, с целью упрощени  устройства, в нем выход первого элемента ИЛИ-НЕ соединен через элемент задержки , с третьим входом второго элемента ИЛИ-НЕ и со вторым входом третьего эл емента ИЛИ-НЕ, а четвертый вход Тторог о элемента ИЛИ-НЕ и третий вход третьего элемента ИЛИ-НЕ подключены к входным шинам устройства. Источники информации, прин тые во внимание при экспертизе 1.Бруфман С. С. Цифровые элементы сравнени  , М., 1967, с. 3, рис. 226. 667966 1, 2. The impulse of the number Y, coming to the input bus 6, sets the zero signal at the output of the element OR NOT 2. In this case, a single signal is generated at the output of the element OR-NOT 1. As a result, the output bus 10 will have a signal indicating that the X number is less than the Y number. If the compared numbers X and Y are represented by a reverse phase-impulse code, the signal values at the outputs 9 and 10 of the device will be opposite to the above, and the device will not work differ from the one described. Such a construction of the device allows to simplify it, since instead of three logical elements AND, one logical element OR, a memory device and an R S trigger, three logical elements OR NOT are used. Claim device Comparing numbers containing OR-NOT elements, delay element, generator, the generator output connected to the first inputs of the first and second elements ORINE, output of the second element OR-NOT connected to the second input of the first element OR NOT and to the first input the third element OR NOT, the output of kotojporo is connected to the second input of the second element OR NOT and to the third input of the first element OR NOT, differing from the fact that, in order to simplify the device, the output of the first element OR NOT is connected through the element ki, a third input of the second OR-NO element and to a second input of the third e ementa NOR Ttorog a fourth input of OR-NO element and third input of the third OR-NO element are connected to the input buses of the device. Sources of information taken into account in the examination 1. S. Brufman. Digital Comparison Elements, M., 1967, p. 3, Fig. 226. 2.Авторское свидетельство СССР № 319937, кл. Q Об F 7/04, 1970.2. USSR author's certificate number 319937, cl. Q About F 7/04, 1970. ..,,.. ,, 667966667966
SU772447949A 1977-02-01 1977-02-01 Number comparing device SU667966A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772447949A SU667966A1 (en) 1977-02-01 1977-02-01 Number comparing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772447949A SU667966A1 (en) 1977-02-01 1977-02-01 Number comparing device

Publications (1)

Publication Number Publication Date
SU667966A1 true SU667966A1 (en) 1979-06-15

Family

ID=20693780

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772447949A SU667966A1 (en) 1977-02-01 1977-02-01 Number comparing device

Country Status (1)

Country Link
SU (1) SU667966A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080297962A1 (en) * 2007-05-30 2008-12-04 Infineon Technologies Agam Campeon Bus interface and method for short-circuit detection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080297962A1 (en) * 2007-05-30 2008-12-04 Infineon Technologies Agam Campeon Bus interface and method for short-circuit detection
US8953292B2 (en) * 2007-05-30 2015-02-10 Infineon Technologies Ag Bus interface and method for short-circuit detection

Similar Documents

Publication Publication Date Title
SU667966A1 (en) Number comparing device
SU932602A1 (en) Random pulse train generator
SU444317A1 (en) Minimum selector
SU1545326A1 (en) Time-pulse code decoder
SU1683006A1 (en) Device for dividing by two serial codes of "gold" proportion
SU944105A1 (en) Switching apparatus
SU928345A2 (en) Discrete pulse repetition frequency multiplier
SU679985A1 (en) Device for correcting arythmetic errors
SU544111A1 (en) Pulse shaper
SU790344A1 (en) Pulse repetition frequency multiplier
SU1511851A1 (en) Device for synchronizing pulses
SU476695A1 (en) Device for distorting telegraph packages
SU788056A1 (en) Pulse train monitoring device
SU1159061A2 (en) Digital magnetic recording device
SU790231A1 (en) Pulse train monitoring device
SU470927A1 (en) The device of the majority decoding with three-time repetition of discrete information
RU1790780C (en) Device for inputting data from the transducers
SU799119A1 (en) Discriminator of signal time position
SU1277387A2 (en) Pulse repetition frequency divider
SU773917A1 (en) Staircase signal generator
SU953620A2 (en) Time interval meter
SU864497A1 (en) Square pulse generator
SU815862A1 (en) Frequency discriminator
SU953635A1 (en) Data input device
SU671034A1 (en) Pulse frequency divider by seven