Claims (1)
2Q О-триггер знака, введены второй Dтриггер знака и четвертый элемент И, причем выходы первого и второго, а также третьего и четвертого элементов И попарно объединены и подклю чены соответственно к суммирующему и вычитающему входам счетчика, первые входы первого и третьего элементов И, а также второго и четвертого элементов И попарно объединены и сое динены соответственно с шиной пр мог счета и с шиной обратного счета, вто рые входы первого и третьего элементов И соединены соответственно с инверсным и пр мым выходами второго О-триггера знака, D-вход которого соединен с инверсным выходом триггера направлени , вторые входы второго и четвертого элементов И соединен с инверсным и пр мым выходами первого D-триггера знака, О-вход которо го соединен с пр мым выходом триггера направлени , R-входы первого и вт рого D-триггеров знака соединены с пр мым выходом блока выделени нулевого состо ни всех разр дов, инверс ный выход которого соединен с С-входом обоих D-триггеров знака. На чертеже представлена схема реверсивного счетчика импульсов. Устройство содержит последователь но соединенные реверсивные счетные разр ды 1, образующие счетчик с двум счетными входами, устройство 2 индикации, блок 3 выделени нулевого состо ни всех разр дов, имеющий пр мой и инверсный выходы, триггер k направлени , первый триггер 5 знака положительного числа, второй триг гер 6 знака отрицательного числа, элементы И 7-10, шины 11 и 12 сигналов пр мого и обратного счета соответственно . Устройство работает следующим образом . В исходном состо нии на входных шинах 11 и 12 устанавливаютс уровни О, реверсивные счетные разр ды 1, триггеры 5 и 6 знака наход тс в нулеЁом состо нии, на пр мом выходе блока 3- уровень 1, а на его инверсном выходе - уровень О. Элементы И 7 и 8 открыты уровн ми 1 с инверсных выходов триггеров 5 и 6 знака и готовы к приему сигналов с шин 11 и 12 пр мого и обратного счета. Импульсна последовательность, поступающа на шину 11 пр мого счета , проходит через открытый элемент И 7 на суммирующий вход реверсивных счетных разр дов 1. Передним фронтом первого импульса триггер k направлени переключаетс в единичное состо ние, и на О-входе триггера 5 знака положительного числа устанавливаетс уровень 1. По этому же переднему.фронту разрушаетс нулевое состо ние реверсивных счетных разр дов 1, в результате чего на пр мом выходе блока 3 устанавливаетс уровень О, (с R-BXOдов триггеров 5 и 6 знака снимаетс сигнал сброса), а на инверсном выходе происходит переключение из О в 1. т.е. образуетс передний фронт, по которому триггер 5 знака переключаетс в .единичное состо ние , фиксиру , что результат счета число положительное, и уровнем О с инверсного выхода закрываетс элемент И 8, а уровнем 1 с пр мого выхода открывает элемент И 10, подготавлива схему к счету в обратном направлении. Пусть в результате счета содержимое счетных разр дов определ етс положительным числом Vi. Если теперь по шине 12 обратного счета подать импульсную последовательность, то через открытый элемент И 10 она поступает на вычитающий вход счетчика 1, уменьша его содержимое, при этом передним фронтом первого импульса триггер Ц направлени переключаетс в нулевое состо ние и устанавливаетс на О-входе триггера 6 знака отрицательного числа уровень 1. Триггер 6 знака не переключаетс в единичное состо ние до тех пор, пока результат счета не станет меньше нул . Если в результате счета содержимое счетчика равно нулю, на пр мом выходе блока 3 выделени нулевого состо ни устанавливаетс уровень 1, которым оба триггера 5 и 6 устанавливаютс в нулевое состо ние и подготавливают прохождение импульсов с шин 11 и 12 пр мого и обратного счета через открытые элементы И 7, 8 на cyммиpyюu ий вход счетчика 1. При дальнейшем поступлении импульсов по шине 12 обратного счета передним фронтом первого импульса разрушаетс нулевое состо ние счетчика 1, и триггер 6 знака отрицательного числа переключаетс в единичное состо ние передним фронтом импульса с инверсного выхода блока 3, фиксиру , что результат счета число отрицательное, и подготавливает схему к счету в пр мом направоткрыв элемент И 9 уровнем лении, 1 с пр мого выхода и закрыв элемент И 7 уровнем О с инверсного выхода. Теперь результат счета опре дел етс отрицательным числом . Ес ли изменить направление счета, т.е. подать импульсную последовательност на шину 11 пр мого счета, импульсы пройдут через открытый элемент И 9 на вычитающий вход счетчика 1, умен ша его содержимое По переднему фронту первого импульса триггер направлени переключаетс в единичн состо ние, а триггер 5 знака положи тельного числа остаетс в нулевом состо нии и находитс в этом состо нии, пока результат счета остаетс отрицательным. Таким образом, результат счета всегда представл етс в пр мом коде а знак числа определ етс состо нием триггеров 5 и 6 знака Знаку .положительного числа соответствует код 10, знаку отрицательного числа 01, знаку нул - 00. Повышение быстродействи обеспечиваетс такой организацией счета, при которой подготовка к возможному изменению направлени счета производитс заранее: при счете в пр мом направлении производитс подготовка к счету в обратном направлении и наоборот, причем подготовительные переключени происход т по переднему фронту первого импульса Верхний предел частоты следовани импульсов и смены направлени счета определ етс суммарным времен переключени двух триггеров (триггера счетчика 1 и одного из триггеров 5 и 6 знака) и двух логических элементов (одного из элементов И 710 и блока 3 выделени нулевого сос то ни всех разр дов счетчика). Формула изобретени Реверсивный счетчик импульсов, содержа1ций последовательно соеди ненные .реверсивные счетные разр ды, выходами подключенные к входам устройства индикации и блока выделени нулевого состо ни всех разр дов, триггер направлени , установочные входы которого соединены с шинами пр мого и обратного счета, первый, второй и третий элементы И, первый триггер знака, отли чающийс тем, что, с целью повышени быстродействи , в него введены второй D-триггер знака и четвертый элемент И, причем выходы первого и второго, а также третьего и четвертого элементов И попарно объединены -и подключены соответственно к суммирующему и вычитаю1чему входам счетчика, первые входы первого и третьего элементов И, а также второго и четвертого элементов И попарно объединены и соединены соответственно с шиной пр мого счета и с шиной обратного счета, вторые входы первого и третьего элементов И соединены соответственно с инверсным и пр мым выходами второго D-трйггера знака, D-вход которого соединен с инверсным выходом триггера направлени , вторые входы второго и четвертого элементов И соединены с инверсным и пр мым выходами первого О-триггера знака, О-вход которого соединен с пр мым выходом триггера направлени , R-входы первого и второго D-триггеров знака соединены с пр мым выходом блока выделени нулевого состо ни всех разр дов, инверсный выход которого соединен с С-входом обоих D-триггеров знака. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № , кл. Н 03 К 23/00, 1975. 2,Авторское свидетельство СССР № 550767, кл. Н 03 К 23/00, 1975 (прототип),2Q O-flip-flop sign, entered the second D-flip-flop sign and the fourth element And, the outputs of the first and second, as well as the third and fourth elements And combined in pairs and connected respectively to the summing and subtracting inputs of the counter, the first inputs of the first and third elements And, and also the second and fourth elements And are pairwise combined and connected to the counting bus and the counting bus, respectively, the second inputs of the first and third And elements are connected respectively to the inverse and forward outputs of the second O-flip-flop aka, the D-input of which is connected to the inverse output of the direction trigger, the second inputs of the second and fourth elements of And is connected to the inverse and direct outputs of the first D-flip-flop of the sign, the O-input of which is connected to the forward output of the direction trigger, the R-inputs of the first and the second D-flip-flop sign is connected to the direct output of the zero-state allocation unit of all bits, the inverse output of which is connected to the C input of both D-flip-flops. The drawing shows a diagram of the reversible pulse counter. The device contains successively connected reversible counting bits 1, forming a counter with two counting inputs, an indication device 2, a block 3 for selecting the zero state of all bits, having direct and inverse outputs, a trigger k, a first trigger 5 of a positive sign, the second trigger is 6 digits of a negative number, elements AND 7-10, buses 11 and 12 of the forward and reverse count signals, respectively. The device works as follows. In the initial state, on the input buses 11 and 12, the levels O are set, the reversible countable bits 1, the triggers 5 and 6 characters are in the zero state, the forward output of the block 3 is level 1, and on its inverse output is the level O Elements 7 and 8 are open by levels 1 from the inverse outputs of the flip-flops 5 and 6 characters and are ready to receive signals from buses 11 and 12 of forward and reverse counting. The pulse sequence fed to the direct counting bus 11 passes through the open element I 7 to the summing input of the reversible counting bits 1. The leading edge of the first pulse, the direction trigger k switches to one state, and at the O input of the trigger 5, a positive number is set level 1. The zero state of reversible counting bits 1 is destroyed by the same front. As a result, a level O is established at the forward output of block 3 (a reset signal is removed from the R-BXOs of the flip-flops 5 and 6 signs) and on the inverse output, switching from O to 1. i.e. a leading edge is formed, according to which the trigger 5 of the sign switches to a single state, fixing that the counting result is a positive number, and the level 8 from the inverse output closes the element 8, and the level 1 from the direct output opens the element 10, preparing the circuit for account in the opposite direction. Let, as a result of the counting, the contents of the digit bits be determined by a positive number Vi. If the pulse sequence is now applied via the reverse counting bus 12, it goes through the open element I 10 to the subtracting input of counter 1, reducing its content, while the leading edge of the first pulse triggers the direction trigger C to zero and is set at the O input of the trigger The 6 digits of the negative number are level 1. The flip-flop 6 digits do not switch to the one state until the counting result is less than zero. If, as a result of the counting, the contents of the counter are zero, the forward output of the zero state separation unit 3 is set to level 1, by which both triggers 5 and 6 are set to the zero state and pulses from buses 11 and 12 are prepared for forward and reverse counting through open elements 7 and 8 to the digital input of counter 1. Upon further receipt of pulses through the reverse counting bus 12, the leading edge of the first pulse destroys the zero state of counter 1, and the trigger 6 of the sign of a negative number switches to unity with Standing with the leading edge of the pulse from the inverse output of block 3, fixing that the counting result is a negative number, and preparing the scheme for counting in the forward direction of the opening element And 9 level, 1 from the direct output and closing the element And 7 level O from the inverse output. Now, the counting result is defined as a negative number. If you change the direction of the bill, i.e. send a pulse sequence to the forward counting bus 11, the pulses will pass through the open element I 9 to the subtracting input of counter 1, clearing its contents. On the leading edge of the first pulse, the direction trigger switches to one state, and the trigger 5 of the positive sign remains at zero the state is in that state as long as the counting result remains negative. Thus, the result of the counting is always represented in the forward code, and the sign of the number is determined by the state of the flip-flops 5 and 6, the sign. A positive number corresponds to code 10, the sign of a negative number 01, the zero sign - 00. The performance increase is provided by such an account organization, wherein the preparation for a possible change in the direction of the counting is done in advance: when counting in the forward direction, preparation is made for counting in the opposite direction and vice versa, with preparatory switchings occurring on the leading edge of the first pulse The upper limit of the pulse frequency and the change of the counting direction is determined by the total switching times of two triggers (trigger of counter 1 and one of the 5 and 6 digit triggers) and two logic elements (one of the And 710 elements and block 3 of the bit counter). The invention of the reversible pulse counter, containing sequentially connected reversible counting bits, outputs connected to the inputs of the display device and the allocation unit of the zero state of all bits, direction trigger, the installation inputs of which are connected to forward and backward buses, first, second and the third And elements, the first sign trigger, differing in that, in order to increase speed, the second D-trigger of the sign and the fourth And element are introduced into it, with the outputs of the first and second, as well as the second and fourth elements AND are pairwise connected — and connected respectively to the summing and subtracting 1 inputs of the counter, the first inputs of the first and third elements AND, and the second and fourth elements AND are pairwise combined and connected respectively to the forward counting bus and the counting bus, the inputs of the first and third elements And are connected respectively to the inverse and direct outputs of the second D-trigger sign, the D-input of which is connected to the inverse output of the direction trigger, the second inputs of the second and fourth elements And connected to the inverse and direct outputs of the first O-flip-flop sign, the O-input of which is connected to the forward output of the direction trigger, the R-inputs of the first and second D-flip-flops of the sign are connected to the direct output of the block of the zero state of all bits The inverse output of which is connected to the C input of both D-flip-flops of the sign. Sources of information taken into account in the examination 1. USSR author's certificate number, cl. H 03 K 23/00, 1975. 2, USSR Copyright Certificate No. 550767, cl. H 03 K 23/00, 1975 (prototype),
tsts
4i4i
w «Iw "I