SU847517A1

SU847517A1 - Repetition rate scaler with 8:1 countdown

Info

Publication number: SU847517A1
Application number: SU782668629A
Authority: SU
Inventors: Владимир Ильич Гордин; Алексей Анисимович Кравченко; Юрий Иванович Бургутин; Мария Зиновьевна Таран; Станислав Иванович Рудковский; Николай Николаевич Сытников
Original assignee: Киевское Научно-Производственное Объе-Динение "Аналитприбор"
Priority date: 1978-09-28
Filing date: 1978-09-28
Publication date: 1981-07-15

Description

(54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ НА ВОСЕМЬ(54) THE DIVIDER OF THE FREQUENCY RATING OF PULSES FOR EIGHT

Изобретение относитс к функциональным узлам устройств автоматики и июжет быть применено в устройствах , где необходимо деление частоты следовани импульсов. Известно устройств дл делени частоты следовени импульсов на потенциальных элементах, содержащее двухтактный счетчик на двух тактиру мых RS-триггерах и сдвигающий ре-. гистр flj. Недостатком данного устройства вл етс его сложность. Наиболее близким по технической сущности к изобретению вл етс пересчетное устройство,содержащее дву тактный счетчик и сдвигающий регистр на ft-S-триггерах и элементах совпаде ни ;цл каждого входа триггера,приче нулфой выход двухтактного счетчика импульсов соединен с элементами совпадени нулевых входов нечетных триггеров и единичных четных тригге ров сдвигающего регистра, единичный выход двухтактного двоичного сч чика - наоборот 2. Недостатком известного устройств вл етс его сложность и вследствие этого невысока надженость. Цель изобретени - повышение надежности путем упрощени устройства. Цель достигаетс тем, что в делителе частоты следовани импульсов на восемь, содержащем п ть разр дов, каждый из которых состоит из триггера , единичный и нулевой входы которого соединены с выходами соответствующих элементов совпадени этого же разр да, первые входы элементов совпащени первого разр да соединены с первыми входами вторых элементов совпадени третьего и п того разр дов, первым входом первого элемента совпадени четвертого разр да и подключены к инверсному входу устройства, первые ходы элементов совпадени второго разр да соединены с первыми входами первых элементов совпадени третьего и п того разр дов, с первым входом -второго элемента совпадени четвертого разр да и подключены ко входу устройства, и блок совпадени , единичный выход триггера первого радрйда соединен со вторыми входами вторых элементов совпадени вто ,рого и четвертого разр дов и вторым входом первого элемента совпадени п того разр да, а нулевой выход со вторыми входами первых элементов совпадени второго и третьего разр дов , единичный выход триггера второго разр да соединен со вторыми входами первых элементов совпадени первого и четвертого разр дов, нулевой выход триггера второго разр да соединен с вторыми входами вторых элементов совпадени первого и п того разр дов , единичный и нулевой выходы триггера третьего разр да подключены соответственно к третьим входам второго и первого элементов совпадени п того разр да, единичный и нулевой выходы триггера четвертого разр да соединены соответственно с третьим и вторым входами первого и второго элемента совпадени третьего разр да , единичный и нулевой выходы триггера п того разр да соединены с третьими входами соответственно первого и второго элементов совпадени четвертого разр да, а каждый из входов блока совпадени соединен соответственно с единичным выходом триггера третьего разр да, единичным выходом триггера первого разр да, нулевым выходом триггера п того разр да и входом устройства.The invention relates to functional units of automation devices and can be applied in devices where the division of the pulse frequency is necessary. There are known devices for dividing the pulse frequency at potential elements, which contains a push-pull counter on two clockwise RS-flip-flops and a shift-re-. gistr flj. The disadvantage of this device is its complexity. The closest to the technical essence of the invention is a scaling device containing a two-stroke counter and a shift register on ft-S-triggers and elements of match; single even triggers of the shift register, single output of the push-pull binary meter — on the contrary 2. A disadvantage of the known devices is its complexity and, as a result, low reliability. The purpose of the invention is to increase reliability by simplifying the device. The goal is achieved by the fact that, in the pulse frequency divider by eight, containing five bits, each of which consists of a trigger, the unit and zero inputs of which are connected to the outputs of the corresponding elements of the same bit, the first inputs of the first-order matching elements are connected with the first inputs of the second match elements of the third and fifth bits, the first input of the first match element of the fourth bit and connected to the inverse input of the device, the first strokes of the match elements of the second bit connected to the first inputs of the first match elements of the third and fifth bits, with the first input of the second match element of the fourth bit and connected to the input of the device, and the matching block, the single trigger output of the first radride is connected to the second inputs of the second match elements, and the second input of the first element of the coincidence of the fifth bit, and the zero output with the second inputs of the first elements of the coincidence of the second and third bits, the unit output of the second discharge trigger It is connected with the second inputs of the first elements of the first and fourth bits, the zero output of the second bit trigger is connected to the second inputs of the second elements of the first and fifth bits, the single and zero outputs of the third bit trigger are connected respectively to the third inputs of the second and first elements. coincidence of the fifth bit, the unit and zero outputs of the fourth bit trigger are connected respectively to the third and second inputs of the first and second element of the third bit match, the unit and zero The first outputs of the trigger of the third bit are connected to the third inputs of the first and second elements of the fourth bit, respectively, and each of the inputs of the coincidence block is connected to the single output of the third bit trigger, a single output of the first bit trigger, zero output of the fifth bit Yes, and the input device.

На чертеже представлена структурна схема устройства.The drawing shows a block diagram of the device.

Устройство содержит триггерь 1-5, элементы 6-15 совпадени , блок Гб совпадени , инвертор 17.The device contains a trigger 1-5, elements 6-15 match, block GB match, inverter 17.

Устройство работает следующим образом.The device works as follows.

Первый импульс, пройд элемент 8, измен ет состо ние триггера 2, затем по вл етс единичный потенциал н выходе инвертора 17 и, пройд элемеит 6, измен ет состо ние триггера 1.The first pulse, passed through element 8, changes the state of trigger 2, then a single potential appears on the output of inverter 17 and, after element 6, changes the state of trigger 1.

В дальнейшем происход т аналогичные переключени триггеров при прохождении каждых восьми импульсов в соответствии с таблицей.Subsequently, similar switching triggers occur with the passage of every eight pulses in accordance with the table.

Данное устройство по сравнению с известным вл етс более простым и надежным в работе.This device is simpler and more reliable than the known one.

Claims

1. USSR author's certificate

(531287, class H 03 K 23/02, 05.22.75.

2. USSR author's certificate

No. 254230, cl. H 03 K 23/24, 06/20/68.