SU627475A1 - Square rooting arrangement - Google Patents
Square rooting arrangementInfo
- Publication number
- SU627475A1 SU627475A1 SU752163770A SU2163770A SU627475A1 SU 627475 A1 SU627475 A1 SU 627475A1 SU 752163770 A SU752163770 A SU 752163770A SU 2163770 A SU2163770 A SU 2163770A SU 627475 A1 SU627475 A1 SU 627475A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- input
- arrangement
- square rooting
- square
- Prior art date
Links
Description
Изобретение огноситс к вычислительной технике, может ть использовано в цифровых функциональных преобразовате л х.оThe invention is fire based in computing, it can be used in digital functional converters.
Известны устройства щш извлечени квадратного корн , содержащие счетчики, триггеры, сумматор, блоки переноса 1 К недостаткам таких устройств относитс больша погрешность вычислени .The square root extraction devices are known that contain counters, triggers, an adder, and transfer units. The disadvantages of such devices are the large calculation error.
Наиболее близко к предлагаемому устродство дл извлечени квадратного корн содержащее входной счетчик, счетчик резуйьтата и триггер з Closest to the proposed property is to extract a square root containing an input counter, a result counter, and a trigger trigger.
У этого Устройства тот же недостаток что н у предыдущего.This device has the same drawback as the previous one.
Цель изобретени - повышение точности .The purpose of the invention is to improve accuracy.
Указанна цель достигаетса тем, что в устройство введены счетчик тактов в дешифратор , разр дные входы которого сое-т дииены с разр дными шдходами старших разр дов входного счетчика, а разр дные выходы - с разр дными входами младших разр дов счетчика результата, шина сдвига подключена к соответствующим входам This goal is achieved by entering a clock counter into the decoder into the device, the bit inputs of which are connected with the bit inputs of the higher bits of the input counter, and the bit outputs of the counter of the lower bits of the result counter, the shear bus is connected to the corresponding inputs
входного счетчика, счетчика результата и счетчика тактов, управл ющий вход которого и управлдаицнй вход входного C4eTvчика соединены с выходом триггера, сбросовый вход которого и перимй управл ющий вход дешифратора соединены с выходом старшего разр да входного счетчика} второй управл ющий вход дешифратора соединен с выходом младшего разр да счет чика тактов..input counter, result counter and clock counter, the control input of which and the control input of the input C4eTvchik are connected to the trigger output, the fault input of which and the control input of the decoder are connected to the output of the higher bit of the input counter} the second control input of the decoder is connected to the output terminal Yes ch chika clock count ..
На фиг. 1 представлена структурна электрическа схема дл извлечени квадратного корн ; на фиг. 2 - структурна схема одного из вариантов входной цепи счетчика тактов. FIG. Figure 1 shows a structural electrical circuit for square-root extraction; in fig. 2 is a block diagram of one of the variants of the input circuit of the clock counter.
Устройство содержит входной счетчик 1, счетчик результата 2, триггер 3, счетчик тактов 4, дешифратор 5.The device contains an input counter 1, a result counter 2, a trigger 3, a clock counter 4, a decoder 5.
Входна цепь счетчика тактов 4 состоит из управл ющей сдвигом шины 6, шнны 7 вомандных импульсовсдвиг, элемента И-НЕ 8, триггеров 9, 1О (тип -К).The input circuit of the clock counter 4 consists of a shift control bus 6, a cable of 7 command pulses, an AND-HE element 8, triggers 9, 1О (type -K).
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752163770A SU627475A1 (en) | 1975-08-11 | 1975-08-11 | Square rooting arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752163770A SU627475A1 (en) | 1975-08-11 | 1975-08-11 | Square rooting arrangement |
Publications (1)
Publication Number | Publication Date |
---|---|
SU627475A1 true SU627475A1 (en) | 1978-10-05 |
Family
ID=20628956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU752163770A SU627475A1 (en) | 1975-08-11 | 1975-08-11 | Square rooting arrangement |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU627475A1 (en) |
-
1975
- 1975-08-11 SU SU752163770A patent/SU627475A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU627475A1 (en) | Square rooting arrangement | |
GB965749A (en) | Improvements relating to devices for dividing numbers | |
SU680172A1 (en) | Pulse distributor | |
SU758517A1 (en) | Multichannel electronic searching counter | |
SU813416A2 (en) | Parallel counter-type adder | |
SU552623A1 (en) | Pulse frequency function converter | |
SU491129A1 (en) | Device for raising binary numbers to the third degree | |
SU564633A1 (en) | Square root extracting device | |
SU643868A1 (en) | Computer | |
SU587628A1 (en) | Pulse repetition frequency divider | |
SU409386A1 (en) | DECIMAL COUNTER | |
SU620978A1 (en) | Arrangement for raising number-pulse code to the second power | |
SU847517A1 (en) | Repetition rate scaler with 8:1 countdown | |
SU744568A2 (en) | Parallel accumulator | |
SU834860A1 (en) | Triangular voltage generator | |
SU675421A1 (en) | Digital squarer | |
SU858206A1 (en) | Device for control of analogue-to-code converter of successive approximation | |
SU641450A1 (en) | Digital logarithmic function generator | |
SU930324A1 (en) | Analogue-digital device for square rooting | |
SU748883A1 (en) | Pulse recurrence rate divider with variable division factor | |
SU594585A1 (en) | Controllable frequency divider | |
SU984003A2 (en) | Staircase voltage generator | |
SU763887A1 (en) | Decimal-to-binary converter | |
SU587616A1 (en) | Analogue-to-digital converter | |
SU549802A1 (en) | Parallel binary code to pulse-pulse code converter |