Изобретение относитс к области автоматики и вычислительной техники и предназначено дл преобразовани параллельных .двоичных кодов в число-импульсный код. Известен преобразователь двоичного кода в последовательность импульсов 1. Однако данный преобразователь содержит большое число различных элементов. Наиболее близким техническим решением к данному изобретению вл етс преобразователь параллельного двоичного кода в чис .ло-импульсный код, содержаш,ий регистр, счетчик, параллельные входы которого соединены с входными шинами, входами регистра и входами элемента ИЛИ, выход которого соединен с входом элемента задержки, первый выход которого соединен с первым входом первого элемента И, выход которого соединен с одним из входов элемента ИЛИ и с выходной шиной, выход элемента ИЛИ соединен с нулевым входом триггера, и второй элемент И {2. Недостаток этого преобразовател заключаетс в его сложности. Целью изобретени вл етс сокраш,ение объема оборудовани . Эта цель достигаетс за счет того, что в предложенном устройстве счетчик выполнен в виде вычитающего счетчика, его выходы соединены с входами второго элемента И, один из входов которого соединен со вторым выходом элемента задержки, а выход - с единичным входом триггера, выход которого соединен со вторым входом первого элемента И, выход которого соединен с последовательным входом счетчика. Блок-схема предлагаемого устройства представлена на чертеже. Входные шины соединены с регистром /, с параллельными входами каскадов счетчика 2 и со входами элемента ИЛИ 3, выход которого соединен со входом элемента задержки 4 и цепью установки «О триггера 5. Первый выход элемента задержки 4 через элемент И 6 соединен со входами вычитани счетчика 2, входом элемента ИЛИ 5 и с общим выходом устройства 7. Параллельные выходы счетчика 2 соединены со входами элемента И 8, дополнительный вход которого соединен со вторым выходом элемента задержки 4, а выход - с цепью установки «1 триггера 5. Устройство работает следующим образом. Двоичное число со входа поступает по параллельным шинам и регистр /, в счетчик 2 и одновременно на входэлемента ИЛИ 3. Если это число отлично от «О, т. е. содержитс хот бы в одном разр де «1, то на выходе элемента ИЛИ 3 по вл етс сигнал, который устанавливает в состо ние «О тригrep 5 и поступает на вход элемента задержки 4. Сигнал с выхода триггера 5 разрешает прохождение импульсов через элемент И 6. С первого выхода элемента задержки 4 сигнал проходит через элемент И 6 вновь на вход элемента ИЛИ 5, на выход 7 и на вычитающий вход счетчика 2. Элемент И 8 настроен на нулевое состо ние счетчика 2, поэтому предлагаемый преобразователь продолжает работать согласно описанному выше до тех пор, пока последний импульс не переведет счетчик 2 в нулевое состо ние. При этом подготавливаетс к работе элемент И , и сигнал со второго выхода элемента задержки 4 проходит через элемент И 8 и устанавливает триггер 5 в единичное состо ние. Прекращаетс прохождение сигналов через элемент И 6, и устройство приходит в исходное состо ние .The invention relates to the field of automation and computer technology and is intended to convert parallel binary codes into a number-pulse code. The known converter of a binary code to a sequence of pulses is 1. However, this converter contains a large number of different elements. The closest technical solution to this invention is a parallel binary code converter into a numerical-pulse code containing a register, a counter whose parallel inputs are connected to input buses, register inputs and inputs of an OR element, the output of which is connected to the input of a delay element , the first output of which is connected to the first input of the first element AND, the output of which is connected to one of the inputs of the OR element and to the output bus, the output of the OR element is connected to the zero input of the trigger, and the second element AND {2. The disadvantage of this converter is its complexity. The aim of the invention is to reduce the volume of equipment. This goal is achieved due to the fact that in the proposed device, the counter is designed as a subtractive counter, its outputs are connected to the inputs of the second element I, one of the inputs of which is connected to the second output of the delay element, and the output to the single input of the trigger, the output of which is connected to the second input of the first element And, the output of which is connected to the serial input of the counter. The block diagram of the proposed device is shown in the drawing. The input buses are connected to the register I, to the parallel inputs of the cascades of the counter 2 and to the inputs of the OR element 3, the output of which is connected to the input of the delay element 4 and the setting circuit “About the trigger 5. The first output of the delay element 4 is connected through the AND 6 element to the subtraction inputs of the counter 2, the input of the element OR 5 and the common output of the device 7. Parallel outputs of the counter 2 are connected to the inputs of the AND 8 element, the auxiliary input of which is connected to the second output of the delay element 4, and the output to the setting circuit “1 trigger 5. The device works uyuschim way. The binary number from the input enters the parallel buses and the register /, into counter 2 and simultaneously to the input of the element OR 3. If this number is different from "O, i.e., contains at least one" 1, then the output of the element OR 3 a signal appears that sets the status to "On trigger 5 and enters the input of delay element 4. The signal from the output of flip-flop 5 permits the passage of pulses through AND 6. From the first output of delay 4, the signal passes through AND 6 again to the input of the element OR 5, at output 7 and at the subtracting input of counter 2. The element 8 is set to the zero state of the counter 2, and therefore the proposed converter continues to operate as described above until the last pulse until the counter 2 does not translate into the null state. In this case, the AND element is prepared for operation, and the signal from the second output of the delay element 4 passes through the AND 8 element and sets the trigger 5 to the one state. Signal flow through element 6 stops and the device returns to its original state.
Таким образом, предложенное устройство решает задачу преобразовани параллельного кода в число-импульсный код при значительно меньших затратах оборудовани , чем в известных устройствах.Thus, the proposed device solves the problem of converting a parallel code into a number-pulse code at much lower equipment costs than in known devices.