SU409386A1 - DECIMAL COUNTER - Google Patents

DECIMAL COUNTER

Info

Publication number
SU409386A1
SU409386A1 SU1761246A SU1761246A SU409386A1 SU 409386 A1 SU409386 A1 SU 409386A1 SU 1761246 A SU1761246 A SU 1761246A SU 1761246 A SU1761246 A SU 1761246A SU 409386 A1 SU409386 A1 SU 409386A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
input
triggers
circuit
trigger
Prior art date
Application number
SU1761246A
Other languages
Russian (ru)
Inventor
Ю. Р. Тугуз витель
Original Assignee
Новочеркасский ордена Тудового Красного Знамени политехнический институт Серго Орджоникидзе
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новочеркасский ордена Тудового Красного Знамени политехнический институт Серго Орджоникидзе filed Critical Новочеркасский ордена Тудового Красного Знамени политехнический институт Серго Орджоникидзе
Priority to SU1761246A priority Critical patent/SU409386A1/en
Application granted granted Critical
Publication of SU409386A1 publication Critical patent/SU409386A1/en

Links

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах дискретного счета.The invention relates to computing and can be used in discrete counting devices.

Известные дес тичные счетчики содержат четыре триггера, две схемы «И, линию задержки и две схемы «ИЛИ. Иедостатком подобных счетчиков  вл етс  их сложность.Known decimal counters contain four triggers, two AND schemes, a delay line, and two OR schemes. The disadvantage of such meters is their complexity.

Цель изобретени  состоит в упрондении схемы дес тичного счетчика, что достигаетс  введением в состав счетчика трехвходовой схемы «И, входы которой подключены к «единичным выходам триггеров первого и четвертого разр дов и ко входу счетчика, а выход соединен с «единичными входами триггеров второго и третьего разр дов. При таком включении схемы «И отпадает :необходи 1ость в схемах «ИЛИ и во второй схеме «И.The purpose of the invention is to control the circuit of the decimal counter, which is achieved by introducing into the counter a three-input circuit "And, whose inputs are connected to" single outputs of the first and fourth bit triggers and to the input of the counter, and the output is connected to "single inputs of the second and third triggers bits With such inclusion of the scheme “And disappears: the need for 1ness in the schemes“ OR or in the second scheme “I.

Функциональна  схема дес тичного счетчика представлена на чертеже.The functional diagram of the ten-meter counter is shown in the drawing.

Счетчик состоит из четырех статических триггеров /-4, причем единичный выход триггера каждого предыдущего разр да подключен к счетному входу последующего, трехвходовой схемы «ИЛИ 5, линии задержки 6, щины входных импульсов 7, шины вы.ходных импульсов 8, щины 9 ycTaiHOBKH нул .The counter consists of four static triggers / -4, and the single trigger output of each previous bit is connected to the counting input of the next, three-input circuit OR 5, delay line 6, input pulse width 7, output pulse bus 8, width 9 ycTaiHOBKH zero .

Счетчик работает следующим образом:The meter works as follows:

Перед подачей на вход .счетчика первого импульса счетчик устанавливаетс  в нуль с помощью Н1ИИЫ 9. Подсчет имлульсов до дев того включительно производитс  так же, как в обычном суммирующем счетчике, при этом изменение состо ний счетчика от 0000 до 1001 происходит в естественной последовательности изменени  двоичных чисел.Before entering the counter of the first pulse to the input, the counter is set to zero using H1IIY 9. The counting of the pulses up to the ninth inclusive is done in the same way as in a conventional summing counter, while changing the state of the counter from 0000 to 1001 occurs in the natural sequence of changing binary numbers .

Дес тый импульс, пройд  открытую схему «П, устанавливает второй и третий триггеры в «единичное состо ние (счетчик при этом хранит код 1111). Затем этот дес тый импульс , пройд  линию задержки, длительность задержки которой равна времени переключени  триггера, перебрасывает первый триггер в «О. Возникающий на выходе первого триггера сигиал переноса последовательно перебрасывает остальные триггеры счетчика в «нулевое состо ние.The tenth pulse, having passed the open circuit "P, sets the second and third triggers to" one state (the counter thus stores the code 1111). Then, this tenth pulse, passing through the delay line, the delay time of which is equal to the trigger switching time, flips the first trigger into the "O." The transfer sigal arising at the output of the first trigger successively moves the remaining counter triggers to the "zero state."

Таким образом, после подачи на вход счетчика дес ти имнульсов на его выходе по вл етс  сигнал, а все триггеры счетчика устанавливаютс  в «О.Thus, after the input of the counter of ten pulses to the input, a signal appears at its output, and all the trigger triggers of the counter are set to "O."

Предмет изобретени Subject invention

Дес тичный счетчик, содержащий четыре статических триггера, схему «И и линию задержки , отличающийс  тем, что, с целью упрощени  счетчика, входы схемы «И св заны с единичными выходами статических триггеров первого и четвертого разр дов и со входом счетчика, выход схемы «И подключен кA decimal counter containing four static triggers, an AND circuit and a delay line, characterized in that, in order to simplify the counter, the inputs of the AND circuit are associated with the single outputs of the static triggers of the first and fourth bits and the input of the counter, the circuit output And connected to

«единичным входам статических триггеров второго и третьего разр дов, а вход дес тичного счетчи ка подключен к третьему входу“Single inputs of static triggers of the second and third bits, and the input of the decimal counter is connected to the third input

схемы «И н через линию задержки к счетному входу статического триггера первого разр да .“I n through the delay line to the counting input of the static trigger of the first bit.

SU1761246A 1972-03-20 1972-03-20 DECIMAL COUNTER SU409386A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1761246A SU409386A1 (en) 1972-03-20 1972-03-20 DECIMAL COUNTER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1761246A SU409386A1 (en) 1972-03-20 1972-03-20 DECIMAL COUNTER

Publications (1)

Publication Number Publication Date
SU409386A1 true SU409386A1 (en) 1973-11-30

Family

ID=20507140

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1761246A SU409386A1 (en) 1972-03-20 1972-03-20 DECIMAL COUNTER

Country Status (1)

Country Link
SU (1) SU409386A1 (en)

Similar Documents

Publication Publication Date Title
SU409386A1 (en) DECIMAL COUNTER
SU440795A1 (en) Reversible binary counter
SU435524A1 (en) POSSIBLE-PERFORMANCE DEVICE
SU847517A1 (en) Repetition rate scaler with 8:1 countdown
SU488207A1 (en) The device for dividing the pulse code
SU491129A1 (en) Device for raising binary numbers to the third degree
SU437229A1 (en) Frequency divider
SU444180A1 (en) Device for comparing binary numbers
SU497733A1 (en) Pulse counter in telegraph code
SU394772A1 (en) TIME SENSOR
SU955053A1 (en) Division device
SU395989A1 (en) Accumulating Binary Meter
SU733109A1 (en) Reversible ternary n-bit pulse counter
SU450168A1 (en) Batch multiplier
SU783995A1 (en) Device for shaping counter check digit
SU437061A1 (en) Markov Chain Generator
SU458101A1 (en) Decimal counter
SU525116A1 (en) Frequency integrator
SU381171A1 (en) BINARY PULSE COUNTER
SU427331A1 (en) DIGITAL INTEGRATOR WITH CONTROL
SU397907A1 (en) DEVICE FOR CONSTRUCTION IN SQUARE NUMBERS PRESENTED IN UNITARY CODE
SU436352A1 (en) DEVICE FOR FINDING THE RELATIONSHIP OF TWO NUMBER OF PULSE CODES
SU454696A1 (en) Digital Probability Pulse Distributor
SU738179A1 (en) Reversible counter
SU413479A1 (en)