SU413479A1

SU413479A1 -

Info

Publication number: SU413479A1
Application number: SU1715610A
Authority: SU
Priority date: 1971-11-18
Filing date: 1971-11-18
Publication date: 1974-01-30

Description

Изобретение относитс к области вычислительной техники, а именно к устройствам дл извлечени квадратного корн .The invention relates to the field of computing, namely, devices for extracting square root.

Известны устройства дл извлечени квадратного корн , содержащие регистры, счетчики , вентили и генератор тактовых импульсов.Known devices for extracting square root, containing registers, counters, valves and a clock generator.

Цель изобретени - уменьшение объема оборудовани и повышение быстродействи устройства.The purpose of the invention is to reduce the amount of equipment and increase the speed of the device.

Это достигаетс тем, что выходы счетчика подключены к первым входам вентилей первой и второй групп, вторые входы вентилей первой группы - к выходу схемы «И, а выходы этих вептилей - к входам сумматора, единичный выход знакового разр да сумматора соединен с вторым входом схемы «И, а нулевой выход знакового разр да сумматора- с вторыми входами второй группы -вентилей .This is achieved by the fact that the meter outputs are connected to the first inputs of the first and second groups of gates, the second inputs of the first group of gates to the output of the I circuit, and the outputs of these creeples to the inputs of the adder, a single output of the adder's digit input And, and the zero output of the sign bit of the adder, with the second inputs of the second group, is the fan.

На чертеже приведена схема предложенного устройства.The drawing shows a diagram of the proposed device.

Устройство состоит из схемы 1 считывани , генератора 2 импульсов, схемы 3 совнадени , счетчика 4, группы вентилей 5, сумматора 6 накопительного типа.The device consists of a readout circuit 1, a pulse generator 2, a coupling circuit 3, a counter 4, a group of valves 5, an accumulator type 6.

Один из входов схемы 3 совпадени соединен с выходом генератора 2 импульсов, другой- с единичным выходом триггера знакового разр да сумматора 6. Выход схемы совпадени подключен к управл юш,ему входуOne of the inputs of the coincidence circuit 3 is connected to the output of a generator of 2 pulses, the other with a single trigger output of the sign bit of the adder 6. The output of the coincidence circuit is connected to the control, its input

группы вентилей 5 и счетному входу младшего разр да счетчика 4, работаюшего на суммирование .groups of valves 5 and the counting input of the lower bit of the counter 4, which works for summation.

Единичные выходы разр дов счетчнка соединены поразр дно через группы вентилей с входами сумматора и с входами схемы 1 считывани , состо щей 113 вентилей, а разрешаюш;ий вход схемы считывани - с нулевым выходом знакового разр да сумматора.The unit outputs of the counter bits are connected bitwise through valve groups to the inputs of the adder and to the inputs of the readout circuit 1, which has 113 valves, and the permitting input of the readout circuit is with the zero output of the sign bit of the adder.

Устройство работает следующим образом.The device works as follows.

Числа, из которых необходимо 1звлекать корень, в сумматор подаютс без младшего разр да, начина с 2. 2- и т. д. Разр д числа 2° не участвует в вычислени х.The numbers from which it is necessary to extract the root are given to the adder without the least significant bit, starting with 2. 2-and so on. The digit of the number 2 ° does not participate in the calculations.

Перед началом вычислений в счетчике 4 устанавливаетс значение числа, равное единице , зате: 1 в сумматор поступает дополнительный код отрицательного чис.ла, из которого необходимо извлечь квадратный кореньBefore the beginning of the calculations, the counter 4 sets the value of the number equal to one, then: 1, the adder receives an additional code of negative number from which it is necessary to extract the square root

(код числа вводитс без знакового разр да). Одновременно с вводом числа в сумматор или после его ввода импульсом запуска знаковый разр д сумматора переводитс в состо ние «1, в результате чего открываетс (the code of the number is entered without a sign bit). Simultaneously with the input of a number into the adder or after it has been entered by a start pulse, the digit discharge of the adder is transferred to the state "1, as a result of which

схема 3 совпадени , котора начинает пропускать импульсы генератора 2 на управл ющий вход группы вентилей 5 и вход младшего разр да счетчика 4. Так как в счетчике установлено число 100,a coincidence circuit 3, which starts to transmit pulses of the generator 2 to the control input of the group of gates 5 and the low-order input of counter 4. Since the number is set to 100,

то в первом такте в сумматор вводитс кодthen in the first cycle the code is entered into the adder

100, а в счетчик после некоторой задержки- «1, содержимое счетчика измен етс на единицу , т. е. устанавливаетс код 010. (Лини задержки между схемой совпадени н счетчиком на чертеже не показана.) Врем задержки поступлени импульса в счетчик должно быть больше времени суммировани числа в сумматоре вместе со временем задержки вентилей.100, and in the counter, after a certain delay, “1, the contents of the counter change by one, i.e., code 010 is set. (The delay line between the coincidence circuit on the counter is not shown in the drawing.) The delay time for the pulse to the counter must be longer the summation time of the number in the adder along with the valve delay time.

В следующем такте в сумматор подаетс код 010, а в счетчике устанавливаетс значение числа ПО. Таким образом за два такта Б сумматор переноситс число 100 + .In the next cycle, code 010 is fed to the adder, and the value of the number of software is set in the counter. Thus, in two cycles B, the adder carries the number 100 +.

В третьем такте в сумматор поступает код ПО, в счетчике после этого устанавливаетс код 001.In the third cycle, the software code enters the adder, then the code 001 is set in the counter.

За три такта в сумматор переноситс число 110+110 011. Этот процесс переноса чисел продолжаетс до тех пор, пока удвоенна сумма переносимых из счетчика в сумматор чисел не превысит или не станет равной значению введенного ранее в сумматор числа, после чего сумматор переполн етс , знаковый триггер сумматора переводитс в состо ние нуль и импульс переполнени сумматора, поступающий на вход схемы считывани , разрешает выдачу значени числа, наход щегос в счетчике. Значение числа, накопленного к тому времени в счетчике, рав1Ю округленному значению квадратного корн введенного в сумматор числа. Устройство вычисл ет значени квадратного корн от 1 до бесконечности.In three cycles, the number 110 + 110 011 is transferred to the adder. This process of transferring numbers continues until the doubled amount of numbers transferred from the counter to the adder exceeds or becomes equal to the value entered earlier in the adder, after which the adder overflows, the sign the trigger of the adder is transferred to the zero state and the overflow pulse of the adder arriving at the input of the readout circuit enables the output of the value of the number in the counter. The value of the number accumulated by that time in the counter, is equal to the rounded off value of the square root of the number entered in the adder. The device calculates the square root values from 1 to infinity.

Предмет изобретепи Subject invention

Устройство дл извлечени квадратного корн , содержащее сумматор, первую и вторую группы вешилей, счетчик, вход которого соединен с выходом схемы «И, первый вход которой соединен с выходом генератора тактовых импульсов, отличающеес тем, что, с целью уменьшени объема оборудовани. и увеличени быстродействи , выходы счетчика соединены с первыми входами вентилей первой и второй групп, вторые входы вентилейA device for extracting a square root, containing an adder, the first and second groups of hangers, a counter, the input of which is connected to the output of the AND circuit, the first input of which is connected to the output of a clock generator, characterized in that, in order to reduce the equipment. and increase the speed, the outputs of the counter are connected to the first inputs of the gates of the first and second groups, the second inputs of the gates

первой группы соединены с выходом схемы «И, а выходы этих вентилей соединены с входами сумматора, единичный выход знакового разр да сумматора соединен с вторым входом схемы «И, а нулевой выход знакового разр да сумматора соединен с вторыми входами второй группы вентилей.the first group is connected to the output of the I circuit, and the outputs of these gates are connected to the inputs of the adder, the single output of the digit bit of the adder is connected to the second input of the I circuit, and the zero output of the sign bit of the adder is connected to the second inputs of the second group of gates.