SU411653A1

SU411653A1 -

Info

Publication number: SU411653A1
Application number: SU1706239A
Authority: SU
Priority date: 1971-10-18
Filing date: 1971-10-18
Publication date: 1974-01-15

Description

- -,|- -, |

Изобретение относитс к области цифровой измерительной техники, в частности к устройствам делени частоты на фазоимпульсных многоустойчивых элементах.The invention relates to the field of digital measurement technology, in particular, to devices for dividing the frequency of phase-pulse multi-stable elements.

Известен делитель частоты следовани импульсов , содержащий последовательно соединенные фазоимпульсные многоустойчивые элементы , тактовые входы которых объединены и подключены к одному выходу двухтактного генератора имнульсов, второй выход которого соединен со входом опорного делител частоты , выход которого подключен к одному входу входного синхронизатора, другой вход которого соединен с источником входных импульсов , а выход подключен ко входу первого фазоимпульсного многоустойчивого элемента, схему выделени выходных импульсов, один вход которой соединен с одним выходом двухтактного генератора импульсов, второй вход через переключатель подключен к выходу одного из фазоимпульсных многоустойчивых элементов, а выход подключен к первому входу выходного синхронизатора, второй вход которого соединен с источником входных импульсов .The known pulse frequency divider contains serially connected phase-pulse multistable elements, the clock inputs of which are combined and connected to one output of a push-pull generator of pulses, the second output of which is connected to the input of a reference frequency divider, the output of which is connected to one input of the synchronizer, the other input is connected to the source of input pulses, and the output is connected to the input of the first phase-pulse multistable element; ow, one input of which is connected to one output of a push-pull pulse generator, the second input is connected via a switch to the output of one of the phase-pulse multistable elements, and the output is connected to the first input of the output synchronizer, the second input of which is connected to the source of input pulses.

Однако известное устройство не отличаетс надежностью работы.However, the known device does not differ in reliability.

С целью повышени надежности работы в предлагаемом делителе выход схемы выделени выходных импульсов соединен с первымIn order to improve the reliability of the proposed divider, the output of the output pulse allocation circuit is connected to the first

входом выходного синхронизатора через схему задержки.input output synchronizer through the delay circuit.

На чертеже представлена блок-схема предложенного устройства.The drawing shows a block diagram of the proposed device.

Устройство содержит р д последовательно соединенных фазоимпульсных многоустойчивых элементов (ЭФМ) 1, тактовые входы которых объединены и подключены к одному выходу двухтактного генератора 2 импульсов,The device contains a series of series-connected phase-pulse multi-stable elements (EFM) 1, the clock inputs of which are combined and connected to one output of a two-stroke generator of 2 pulses,

второй выход которого соединен со входом опорного делител 3 частоты, имеющего коэффициент делени , равный коэффициенту делени ЭФМ, входной синхронизатор 4, соединенный одним входом с источником входныхthe second output of which is connected to the input of the reference divider 3 frequency, having a division factor equal to the division factor of the EPM, the input synchronizer 4 connected by one input to the input source

импульсов, а другим - с выходом делител 3 частоты. Выход синхронизатора 4 подключен ко входу первого ЭФМ. Схема 5 выделени выходных импульсов подключена одним входом к первому выходу генератора 2 импульсов , а другим через переключатель 6 - к выходу одного из ЭФМ линейки делителей. Выходной синхронизатор 7 одним входом подключен к источнику входных импульсов. Между выходом схемы 5 и вторым входом выходного синхронизатора 7 включена дополнительна схема задержки 8.pulses, and the other - with the output of the divider 3 frequency. The output of the synchronizer 4 is connected to the input of the first EFM. The output pulse extracting circuit 5 is connected by one input to the first output of the generator 2 of pulses, and the other through switch 6 to the output of one of the EFM divider bar. The output synchronizer 7 one input connected to the source of input pulses. An additional delay circuit 8 is connected between the output of circuit 5 and the second input of output synchronizer 7.

При отсутствии входных импульсов выходные импульсы каждого ЭФМ совпадают во времени с тактовыми и не измен ют фазовогоIn the absence of input pulses, the output pulses of each EPM coincide in time with the clock and do not change the phase

состо ни следующего ЭФМ. Входные импульstate of the next EFM. Input pulse