SU491131A1

SU491131A1 - Trigger register using mismatch signals

Info

Publication number: SU491131A1
Application number: SU1987909A
Authority: SU
Inventors: Александр Васильевич Триханов
Priority date: 1974-01-15
Filing date: 1974-01-15
Publication date: 1975-11-05

Description

пам ти 3, 4. Третий сигнал изменени на входе триггера вл етс сигналом отказа данного триггера, поэтому он выводитс через многовходовую схему «ИЛИ 2 в общую цепь отказа, котора стробируетс схемой «И 9, управл емой задержанным в элементе 5 сигналом сдвига.Memories 3, 4. The third change signal at the trigger input is the failure signal of this trigger, so it is output through the multiple input OR 2 circuit to the common failure circuit, which is gated by the AND 9 circuit controlled by the offset signal delayed in element 5.

Если есть отказ хот бы в одном триггере, вырабатываетс общий сигнал отказа регистра . В случае сбоев в работе триггеров сигналы изменений состо ний триггеров повтор ютс , что обеспечивает коррекцию ошибок сдвига.If there is a failure in at least one trigger, a common register failure signal is generated. In the event of failures in the operation of the triggers, the signals of the changes in the states of the triggers are repeated, which provides correction for the shift errors.

Предмет изобретени Subject invention

Триггерный регистр с использованием сигналов несоответстви , содержащий в каждом разр де триггер со схемой «И на счетном входе, элемент несовпадени , первые входы которого соединены с выходами триггераA trigger register using mismatch signals, containing in each bit a trigger with a "And at the counting input, a mismatch element, the first inputs of which are connected to the trigger outputs

данного разр да, вторые входы с выходами триггера соседнего разр да, а выход соединен с первым входом схемы «И, общую дл всего регистра многовходовую схему «ИЛИ, выход которой соединен с первым входом вентил -сигнализатора отказа, на втором входе которого включен элемент задержки, своим ВХОДОЛ1 соедииенный с щиной тактовых импульсов , отличающийс тем, что, с целью повышени надежности установки триггеров в заданное состо ние, в каждый разр д дополнительно введены двухвходова схема «ИЛИ, первый вход которой соединен с шиной тактовых импульсов, второй вход черезof this bit, the second inputs with the neighboring trigger outputs, and the output are connected to the first input of the AND circuit, the OR-common for the whole register, the output of which is connected to the first input of the fault-fault signaling valve, the second input of which has a delay element its clock input impulse, characterized in that, in order to increase the reliability of the installation of triggers in a predetermined state, a two-input circuit "OR whose first input is connected to the clock bus pulses, the second input through

дополнительный элемент задержки св зан с выходом схемы «И, а выход соединен со вторым входом схемы «И, а также элементы пам ти на вторых входах элемента несовпадени , входы схемы «ИЛИ соединены со счетными входами триггеров всех разр дов.An additional delay element is connected to the output of the AND circuit, and the output is connected to the second input of the AND circuit, as well as memory elements at the second inputs of the mismatch element, the OR inputs of the OR circuit are connected to the counting inputs of the triggers of all bits.

CatHOj) отказаCathoj) failure