SU402154A1 - USSR Academy of Sciences - Google Patents

USSR Academy of Sciences

Info

Publication number
SU402154A1
SU402154A1 SU1740826A SU1740826A SU402154A1 SU 402154 A1 SU402154 A1 SU 402154A1 SU 1740826 A SU1740826 A SU 1740826A SU 1740826 A SU1740826 A SU 1740826A SU 402154 A1 SU402154 A1 SU 402154A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
trigger
pulse
clock
Prior art date
Application number
SU1740826A
Other languages
Russian (ru)
Inventor
В. П. Кирь нов В. М. Ведерников витель М. А. Кокшаров
Original Assignee
Институт автоматики , электрометрии Сибирского отделени
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт автоматики , электрометрии Сибирского отделени filed Critical Институт автоматики , электрометрии Сибирского отделени
Priority to SU1740826A priority Critical patent/SU402154A1/en
Application granted granted Critical
Publication of SU402154A1 publication Critical patent/SU402154A1/en

Links

Description

1one

Изобретение относитс  к электроизмерительной технике. Устройство может найти применение в системах с частотно-импульспым представлением информации.This invention relates to electrical measuring technology. The device can be used in systems with a frequency-pulse presentation of information.

Известен многовходовый счетчик импульсов, содержащий счетный регистр, схему «ИЛИ и триггеры со схемами совпадени  на нулевых входах, причем единичные входы триггеров соединены со входами счетчика.A multi-input pulse counter is known, which contains a counting register, an OR circuit and triggers with coincidence circuits at zero inputs, with single trigger inputs connected to the counter inputs.

Полное или частичное совпадение импульсов опроса с выходными импульсами триггера снижает точность счета, а при увеличении количества входов снижаетс  быстродействие, так как импульс такта проходит к последнему триггеру через некоторое количество ключей и, если следующий импульс на схему «ИЛИ поступает с первого триггера, временной интервал между этими двум  импульсами оказываетс  меньше периода тактовой частоты на величину задержки в цепочке последовательно включенных ключей; следовательно, период тактовой частоты должен быть больше периода максимальной частоты счета счетчика на величину задержки в цепочке ключей. Кроме того, импульс спроса, проход  через ключи, ослабевает, и дл  поддержани  его амплитуды в цепочку ключей нужно включать пары (дл  сохранени  нужной пол рности импульсов ) усилительных каскадов, что еше больше увеличивает задержку импульсов опроса.Full or partial coincidence of the polling pulses with the output pulses of the trigger reduces the counting accuracy, and as the number of inputs increases, the speed decreases as the tact pulse passes to the last trigger through a certain number of keys and, if the next pulse to the OR circuit comes from the first trigger, the time interval between these two pulses is less than the period of the clock frequency by the amount of delay in the chain of serially connected keys; therefore, the period of the clock frequency must be greater than the period of the maximum counting frequency by the amount of delay in the key chain. In addition, the impulse of demand, the passage through the keys weakens, and in order to maintain its amplitude, pairs of keys (to maintain the desired polarity of the pulses) of the amplifier stages must be included in the key chain, which further increases the delay of the polling pulses.

Предлагаемый счетчик отличаетс  тем, что, с целью повышени  быстродействи  и исключени  погрешности суммировани , его входы дополнительно соединены со своими схемами совпадени , выходы триггеров с одноименными входами дополнительных триггеров, тактирующие входы которых подключены к шиие тактовых импульсов, нулевые выходы соединены со схемами совпадени  последующих триггеров, а единичные - со входом своих схем совпадени  и со входами схемы «ИЛИ, выход которой св зан со входом счетного регистра через дополнительный вентиль, второй вход которого и входы схем совпадени  соединены через инвертирующий элемент задержки.The proposed counter differs in that, in order to increase speed and eliminate the summation error, its inputs are additionally connected to its coincidence circuits, the outputs of the triggers with the same inputs of additional triggers, the clock inputs of which are connected to the wide clock pulses, the zero outputs are connected to the diagrams of the subsequent triggers , and single ones - with the input of their own matching circuits and with the inputs of the "OR" circuit, the output of which is connected to the input of the counting register through an additional gate, the second input all of which and the inputs of the matching circuits are connected via an inverting delay element.

Иа чертеже приведена схема устройства.Ia drawing shows a diagram of the device.

Входной зажим дл  каждой импульсной последовательности соединен со входом схемы совпадени  и с установочным входом триггера 1, нулевой вход которого св зан с выходом схемы совпадени  2, а единичный и нулевой выходы подключены соответственно к установочному и нулевому входам дополнительного триггера 3. Его единичный выход соединен с другим входом схемы совпадени  2, а тактовые входы дополнительных триггеров 3 всех элементов пам ти подключены ко входному зажиму дл  тактовых импульсов. Единичные выходы всех дополнительных триггеров соединены через схему «ИЛИ 4 ко входу дополнительного вентил  5, второй вход которого подключен к выходу инвертирующего элемента задержки 6, задерживающего передний фронт импульса, например простого реостатного инвертора с шунтирующей выход емкостью. Этот же выход соединен с третьими входами схем совпадени  2 каждого элемента пам ти. Выход вентил  5 соединен со входом счетчика.The input terminal for each pulse sequence is connected to the input of the coincidence circuit and to the setup input of trigger 1, the zero input of which is connected to the output of the coincidence circuit 2, and the single and zero outputs are connected respectively to the installation and zero inputs of additional trigger 3. Its single output is connected to another input of the matching circuit 2, and the clock inputs of the additional triggers of all 3 memory elements are connected to the input terminal for the clock pulses. The unit outputs of all additional triggers are connected via the OR 4 circuit to the input of the additional valve 5, the second input of which is connected to the output of an inverting delay element 6 that delays the leading edge of the pulse, for example, a simple rheostat inverter with a shunt output capacitance. The same output is connected to the third inputs of the matching circuit 2 of each memory element. The output of the valve 5 is connected to the input of the counter.

Каждый входной отрицательный импульс (входы /ь fa, /з) переводит соответствующий триггер 1 в единичное состо ние независимо от наличи  тактового импульса, который не проходит через схему совпадени  из-за запрета по первому и второму входам. Если при этом на тактовом входе дополнительного триггера 3 отсутствует отрицательный импульс такта, этот триггер также устанавливаетс  в единичное состо ние, дава  разрешение на сброс триггера 1 в нуль и через схему «ИЛИ 4 - на проход тактового импульса через дополнительный вентиль 5 на счетчик.Each input negative pulse (inputs fa, / 3) translates the corresponding trigger 1 into one state regardless of the presence of a clock pulse that does not pass through the coincidence circuit due to the prohibition on the first and second inputs. If at the same time there is no negative clock pulse at the clock input of the additional trigger 3, this trigger is also set to one, giving permission to reset the trigger 1 to zero and through the OR 4 circuit to the clock pulse passing through the additional gate 5 to the counter.

Задержка переднего фронта этого импульса необходима дл  того, чтобы триггер 3 после запрещени  записи по тактовому входу успел установитьс  в определенное состо ние. К приходу тактового импульса в единичном состо нии могут находитьс  несколько таких триггеров, тогда первый из них низким потенциалом нулевого выхода запрещает сброс триггеров 1 всех остальных элементов пам ти. Тактовый импульс через схему совпадени  2 первого элемента пам ти переводит его триггер в нуль и проходит через дополнительный вентиль 5 на счетчик. После окончани  тактового импульса снимаетс  запрет с тактового входа дополнительного триггера 3 и он также переходит в нуль, разреша  тем самым прохождение очередного тактового импульса на следующий элемент пам ти.The delay of the leading edge of this pulse is necessary so that the trigger 3, after the recording has been prohibited from the clock input, has been set to a certain state. By the arrival of a clock pulse in a single state several such triggers can be found, then the first one of them with a low zero-output potential prohibits the flashing of triggers 1 of all other memory elements. The clock pulse through the coincidence circuit 2 of the first memory element converts its trigger to zero and passes through an additional valve 5 to the counter. After the end of the clock pulse, the ban is removed from the clock input of the additional trigger 3 and it also goes to zero, thereby allowing the passage of the next clock pulse to the next memory element.

Таким образом, входной импульс переводит соответствующий триггер 1 в единичное состо ние дополнительных триггеров 3, управл ющих дополнительным вентилем 5, не измен етс  за врем  действи  тактового импульса, что обеспечивает надежное запоминание и считывание импульсов при отсутствии сбоев иThus, the input pulse converts the corresponding trigger 1 to the single state of the additional triggers 3, which control the additional valve 5, does not change during the time of action of the clock pulse, which ensures reliable memorization and reading of the pulses in the absence of failures and

лишних импульсов, импульсы такта подаютс  на сброс всех триггеров 1 и на схему дополнительного вентил  5 параллельно, что создает одинаковые услови  дл  их прохождени  по всем каналам и исключает снижение быстродействи  из-за группировани  выходных импульсов .extra pulses, tact pulses are applied to the reset of all triggers 1 and to the additional valve circuit 5 in parallel, which creates the same conditions for their passage through all channels and eliminates a decrease in speed due to grouping of output pulses.

Предмет изобретени Subject invention

Многовходовый счетчик импульсов, содержащий счетный регистр, схему «ИЛИ и триггеры со схемами совпадени  на нулевых входах, причем единичные входы триггеров соединены со входами счетчика, отличающийс  тем, что, с целью повышени  быстродейстВИЯ и исключени  погрешности суммировани , входы счетчика дополнительно соединены со своими схемами совпадени , выходы триггеров - с одноименными входами дополнительных триггеров, тактируюшие входы которыхA multi-input pulse counter containing a counting register, an OR circuit and triggers with coincidence circuits at zero inputs, the single trigger inputs connected to the counter inputs, characterized in that, in order to improve performance and eliminate the sum total error, the counter inputs are additionally connected to their own circuits matches, outputs of triggers - with the same inputs of additional triggers, clocked inputs of which

подключены к шине тактовых импульсов, нулевые выходы соединены со схемами совпадени  последующих триггеров, а единичные - со входом своих схем совпадени  и со входами схемы «ИЛИ, выход которой св зан соconnected to the clock bus, the zero outputs are connected to the coincidence circuits of the subsequent triggers, and the single outputs - to the input of their matching circuits and to the inputs of the OR circuit, the output of which is connected to

входом счетного регистра через дополнительный вентиль, второй вход которого и входы схем совпадени  соединены через инвертирующий элемент задержки.the input of the counting register through an additional gate, the second input of which and the inputs of the coincidence circuits are connected via an inverting delay element.

SU1740826A 1972-01-25 1972-01-25 USSR Academy of Sciences SU402154A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1740826A SU402154A1 (en) 1972-01-25 1972-01-25 USSR Academy of Sciences

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1740826A SU402154A1 (en) 1972-01-25 1972-01-25 USSR Academy of Sciences

Publications (1)

Publication Number Publication Date
SU402154A1 true SU402154A1 (en) 1973-10-12

Family

ID=20501023

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1740826A SU402154A1 (en) 1972-01-25 1972-01-25 USSR Academy of Sciences

Country Status (1)

Country Link
SU (1) SU402154A1 (en)

Similar Documents

Publication Publication Date Title
US3395353A (en) Pulse width discriminator
SU402154A1 (en) USSR Academy of Sciences
SU798814A1 (en) Device for comparing numbers
SU729586A1 (en) Number comparing arrangement
SU1434430A1 (en) Generator of uniformly distributed random numbers
SU799119A1 (en) Discriminator of signal time position
SU1444937A1 (en) Divider of pulse recurrence rate with variable pulse duration
SU437226A1 (en) Pulse counter
SU1324096A1 (en) Pulse train-to-square pulse converter
SU437208A1 (en) Pulse Synchronizer
SU1156251A1 (en) Multistage counter with check
SU708253A1 (en) Time interval measuring arrangement
SU432478A1 (en) DEVICE FOR PLAYING SIGNALS OF PULSE
SU1666964A1 (en) Rotation frequency meter
SU1649577A1 (en) Multichannel pulse counter
SU1325663A1 (en) Digital controllable delay line
SU930685A1 (en) Counting device
SU1275292A1 (en) Angular velocity digital meter
SU1124285A1 (en) Random arrival generator
SU470927A1 (en) The device of the majority decoding with three-time repetition of discrete information
SU741321A1 (en) Read-only storage
SU372667A1 (en) DEVICE FOR CHANGING THE PERIODS OF THE FOLLOWING
SU1297044A1 (en) Random time interval generator
SU830378A1 (en) Device for determining number position on nimerical axis
SU1231497A1 (en) Device for determining position of number on number axis