SU809363A1 - Оперативное запоминающее устрой-CTBO - Google Patents

Description

(54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

t

Изобретение относитс  к запоминающим устройствам.

Известно оперативное запоминаёощее устройство, содержавдее накопители, построенгале на базе больших интегральных схем с структурой металл-окисел-полупроводник (БИС МОП) динамического типа, кото1«е в процессе работы требуют регенерации содержимого накопител  оперативного запоминаклцего устройства ij .

Недостаток этого устройства - выполнение фиктивных циклов считывани  дл  регенерации содержимого накопител , что снижает быстродействие устрой ства.

Наиболее близким техническим рвением к предлагаемому изобретению  вл етс  устройство, содержащее накопи ель , приемный регистр адреса, формирователь команды обращени , мультиплексор адреса, таймер регенерации, триггер регенерации/ схему ИЛИ, схему И, счетчик адреса регенерации ЗД

Адресные шины устройства подключены к входс1м приемного регистра адреса с выхода которого адреса столбцов (М шин) подключены к адресным входам накопител ,а адреса строк (Мшин) подк ючены к одному из входов мультиплек

сора адреса, ко второму входу которого подключены входы N-разр дного счетчика адреса регенергщии. Выходы мультиплексора подключены к остальным адресным входам накопител . TediMep регенерации подключен к установочному входу триггера регенерации, вход Сброс которого подключен к выходу N+1 счетчика адреса. Выход триггера регенерации подключен к входу схемд И, входу Сброс счетчика и к управл ющему входу мультиплексора адреса. Вход схемы ИЛИ подключен к управл ющей шине оперативного запоминающего устройства, а выход ее через формирователь команды обращени  - к управл ющему входу накопител . Второй вход схемл И подключен к тактовой шине устройства , а выход ее - к суммирующему входу счетчика адреса регенерации.

Однако в известном устройстве необходимо блокировать прием обращений к оперативному запоминающему устройству на врем  регенергщии, что снижает быстродействие устройства.

Цель изобретени  - повыление быстродействи  устройства.

Claims (2)

1. Поставленна  цель достигаетс  тем, что в оперативное запоминающее устройство , содержащее регистр гщреса, мультиплексор адреса, формирователь сигналов обращени , генератор сигналов регистрации, триггер, счетчик, первый элемент ИЛИ, первый элемент И и первый накопитель, первый вход и выход которого соединены соответственней с информационным входом и выходом устройства , второй вход - с первым выходом регистра адреса, вход которого , подключен .к адресной шине устройства, а второй выход - к первому входу МУЛЬ типлексора адреса, второй вход которо го соединен с выходом младших разр дов счетчика, а выход. - с адресным входом первого накопител , управл ющий вход которого подключен к выходу формировател  сигналов обращени , вход которого соединен с выходом первого элемента ИЛИ, один из входов которого подключен к управл ющей шине устройства, первый и второй входы первого элемента И соединены соответственно с шиной тактовых сигналов и с установочным входом счетчика, управ л ющим входом мультиплексора адреса и выходом триггера, установочный вход которого подключен к выходу генератора сигналов регенерации, а другой вход - к выходу старших разр дов счет чика, счетный вход которого соединен с выходом первого элемента И, введены вторые накопитель, элемент ИЛИ и элемент И, выход которого соединен с другим входом первого .элемента ИЛИ, один из входов - со вторым входом первого элемента И, а другой вход с выходом второго накопител , адресный и информационный входы которого подключены соответственно к адресному входу первого накопител  и к выходу триггера, вход Запись - к выходу второго элемента ИЛИ, первый вход которого соединен с выходом первого эле мента И, а второй вход - к выходу фор мировател  сигналов обращени . На чертеже изображена принципиальна  схема предлагаемого устройства. Устройство содержит первый накопитель 1, регистр 2 адреса, мультиплексор 3 адреса, форг/шрователь 4 сигналов обращени , генератор 5 сигналов регенерации , триггер 6, счетчик 7, первый элемент ИЛИ 8, первый элемент И 9, -вторые накопитель 10, элемент ИЛИ 11 jfi элемент И 12, информационный вход 13, выход 14, адресную 15 и упра1 л ющую 16 шины, шину 17 тактовых; сигналов. Первый вход и выход первог накопител  1 соединены соответственно с информационнЕлм входом 13 и выходом 14 устройства, второй вход - с первым выходом регистра 2 адреса, вход которого подключен к адресной шине 15 устройства. Второй выход регистра 2 адреса подключен к первому входу мультиплексора 3 адреса, второ вход которого соединен с выходом младших разр дов счетчика 7, а выход - с адресным входом первого нако пител  1. Управл ющий вход первого накопител  1 подключен к выходу формировател  4 сигналов обращени , вход которого соединен с выходом первого элемента ИЛИ 8, один из входов которого подключен к управл ющей шине 16 устройства. Первый и второй входы первого элемента И 9 соединены соответственно с шиной 17 тактовых сигналов и с установочным входом счетчика 7, управл ющим входом мультиплексора 3 адреса и :выходом триггера 6, установочный вход которого подключен к выходу генератора 5 сигналов регенерации , а другой вход - к выходу старших разр дов счетчика 7. Счетный вход счетчика 7 соединен с выходом первого элемента И 9. Выход второго элемента И 12 соединен с другим входом первого элемента ИЛИ 8, один из входов со вторым входом первого элемента И 9, а другой вход - с выходом второго накопител  10. Адресный и информационный входы . второго накопител  10 подключены соответственно к адресному входу первого накопител  1 и к выходу триггера 6 , а вход Запись - к выходу второго элемента ИЛИ 11. Первый вход второго элемента ИЛИ 11 соединен с выходом первого элемента И 9, а второй вход - с выходом формировател  4 сигналов обращени . В описываемом варианте устройства первый накопитель выполнен на интегральных схемах ИС МОП, а второй накопитель 10 и другие элементы устройства выпйлнешл на интегральных схемах , с транзисторно-транзисторной логикой . Устройство работает следующим образом . В период между двум  циклами регенерации (рабочий цикл) триггер 6 находитс  .в состо нии О, при этом мультиплексор 3 адреса подключен к регистру 2 адреса,.счетчик 7, предназначенный дл  счета адресов регенерации, сброшен, элемент И 9 закрыт, на информационном входе второго накопител  10 . установлена 1. Устройство воспринимает команды обргицени  к нему от внааней системы и обеспечивает оперативный обмен информации. Рассмотрим одно из обращений к оперативному запоминатацему устройству (дл  определенности - считывание). Система выдает на информационный вход 13 устройства адрес  чейки, из которой должна быть считана информа- . ци  и управл ющий сигнал, поступающий через первый элемент ИЛИ 8 на вход формировател  4 сигналов обращени , с выхода которого команда обращени  поступает на управл ющий вход первого накопител  1 и одновременно через второй элемент ИЛИ 11 поступает на вход Запись второго накопител  10. Поскольку на адресных входах второго накопител  10 установлен адрес Ар, соответ ствующий номеру строки АХ первого накопител  1, а на информационном вх . да - нуль, то в указанную  чейку вто рого накопител  10 будет записан нул Следовательно, при любом обращении к устройству во второй накопитель 10 записываетс  нуль по адресу, соответ ртвующему номеру строки первого нако пител  1. Одновременно выполн етс  регенераци  всех  чеек этой строки.При срабаты; Ьании генератора 5 сигналов регенерации триггер б устанавливаетс  в 1 и начинаетс  цикл регенерации. Уровень 1 с выхода триггера б открывает эл менты. И 9, И 12, снимает сброс со счетчика 7 и поступает на информационный вход второго накопител  10. В начале цикла регенерации содержимое счетчика 7 . Если по адресу во второй накопитель 10 записан О (это означает, что в предыдущем рабочем цикле было обращение в строку АХ первого накопител  1) . Элемент И 12 остаетс  закрытым, то регенерирующее обргицение к первому накопителю 1 не выполн етс . . Тактовый импульс через открытый первый элемент И 9 прибавит 1 к содержимому счетчика запишет 1 в  чейку с адресом второго накопител  10. Так будет до тех пор, пока в  чейке с адресом не окажетс  записанной 1. Это означает, что в соответствующую строку с адресом первого накопител  1 не было обращени  врабочем цикле и ее необходимо регенерировать. Второй элемент И 12 будет открыт, через первый элемент ИЛИ 8 будет запущен формирователь 4 сигналов обращени  и осущесо влен цикл обращени  к первому накопителю 1 дл  регенерации содержимого строки с адресом Таким образом, регенерироватьс  будут строки первого накопител  1, в котором в данном периоде регенерации не было обраицений, а к концу цикла регенерации по всем адресам второго накопител  10 будут записаны 1 Таким образом, в предлагаемом устройстве существенно сокращено врем  выполнени  цикла регенерации, что повышает быстродействие устройства. Формула изобретени  Оперативное запоминающее устройство , содержащее регистр адреса, мультиплексор адреса, формирователь сигналов обращени , генератор сигналов регенерации, триггер, счетчик, первый элемент ИЛИ, первый элемент И и первый накопитель, первый вход и выход которого соединены соответственно с информационным входом и выходом устройства, второй вход - с первым выходом регистра адреса, вход которого подключен к адресной шине устройства , а второй выход - к первому входу мультиплексора адреса, второй вход которого соединен с выходом младших разр дов счетчика, а выход с адресным входом первого накопител , управл ющий вход которого подключен к выходу формировател  сигналов обращени , вход которого соединен с выходом первого элемента ИЛИ, один из входов которого подключен к управл ющей шине устройства, первый и второй входы первого элемента И соединены соответственно с шиной тактовых сигналов и с установочным входом счетчика , управл ющим входом мультиплексора адреса и выходом триггера, установочный вход которого подключен к выходу генератора сигналов регенерации , а другой вход - к выходу старших разр дов счетчика, счетный вход которого соединен с выходом первого элемента И, отличающеес  тем, что, с целью повышени  быстродейг ствй  устройства,оно содержит накопитель,элемент ИЛИ и элемент И, выход которого соединен с другим входом первого элемента ИЛИ, один из входов - со вторым входом первого элемента И, а другой вход - с выходом второго накопител , адресный и информационный входы которого подключены соответственно к адресному входу первого накопител - и к выходу триггера, а вход Запись - к выходу второго элемента ИЛИ, первый вход которого соединен с выходом первого элемента И, а второй вход - с выходом формировател  сигналов обращени . Источники информации, прин тые во внимание при экспертизе 1.Особенности проектировани  систем с динамическими ЗУ. - Электроника , 1973, 3, с. 43-50.
2. 2.Model 26tOA JnteFactfve Display Terminal, Servlse manual, HewlettPackard , 1975, p. 2-15, 2-7, 2-9 (прототип).