SU773620A1 - Число-импульсный функциональный преобразователь - Google Patents

Description

(54) ЧИСЛО-ИМГОЛЬСНЫЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ,

1

Изобретение относитс  к вычислительной технике и может быть исполь- эовано при построении специализированных вычислителей, работа которых основана на принципах цифрового интегрировани , т.е. св зана с числоимпульсной обработкой информации.

Известно устройство, содержащее счетчики импульсов, вычислительные операции в котором осуществл ютс  ,за счет управлени  коэффициентами делени  счетчиков l.

Однако устройство не имеет возможности разделить меньшее число на большее.

Наиболее близким по технической сущности к предложенному  вл етс  устройство, содержащее умножители, регистры, счетчики; причем входы сдвива и записи регистров соединены с соответствующими входами устройства , разр дные входы регистров соединены с информационными входами устройства, выход последнего разр да каждого регистра подключен к последовательному входу этого регистра , выходы разр дов первого и второго регистров подключены соответственно к разр дным входам первого и второго умножителей, тактовые вхолы которых соединены со входами устройства, входы записи первого и второго счетчиков и установки в ноль счетчиков и умножителей соединены со входш- и устройства, выходы разр дов первого и второго счетчиков  вл ютс  выходами устройст ,ва 2.

Недостатком известного устройства  вл етс  невозможность реализации операции делени .

Цель изобретени  - расширение класса решаемых задач за счет возможности выполнени  операции делени .

Поставленна  цель достигаетс  тем, что в устройство, содержащее умножитель, регистры, счетчики, при-, чем входы сдвига и записи регистро 

20 соединены с соответствующими входаt .Ki устройства, разр дные входы регистров соединены с информационными входами устройства, выход послед- него разр да каждого регистра под25 . ключен к пocлeдoвaтeльнo i входу

этого регистра, выходы разр дов первого и второго регистров подключены соответственно к разр дным входам первого и второго y шoжитeлeй,

30 . тактовые входы которых соединены со,

входами устройства, выходы записи ; первого и второго счетчиков и входы установки в ноль счетчиков и умножителей соединены со входами устройства , выходы разр дов первого и второго счетчиков  вл ютс  выходами) устройства, дополнительно введен коммутатор , информационные входы которого соединены со входами устройства , а управл ющие - со входами

управлени  устройства, первый и второй входеа коммутатора св заны с выходами первого и второго умножител  соответственно, первый и второй выходы коммутатора подключены к входам суммировани  первого и второго счетчиков соответственно,-третий и четвертый выходы коммутатора подключены к выходам вычитани  первого и второго счетчиков соответственно , разр дные входы первого и второго счетчикЪв подключены к раз дным выходам первого и второго егистров соответственно-.

. На чертеже представлена блок-схеа устройства. ,.

Устройство содержит умножители 1 и 2, регистры 3 и 4, счетчики 5 б, коммутатор 7, .входы 8 управлени  коммутатором 7, входы 9 прира-. ений.

Функционирование устройства основано на принципах цифрового интегрировани . Устройство может выполн ть несколько вычислительных операций {суммирование, вычитание, умножение , деление).

Каждую из операций устройство осуществл ет за цикл вычислени , длительность которого определ етс  длительностью формировани  числоимпульсного кода операнда, который вырабатываетс  в процессе выполнени  операции, т.е. при выполнении операции сложени  определ етс  величиной второго слагаемого, при выполнении операции умножени  - величиной , второго сомножител , а при делении - величиной самого частного.

Дл  описани  работы устройства . примем, что все операнды а., Ь, с и d нормированы так, что каждому из них соответствует п разр дное двоичное число (Tie. число а или Ь или с, или d),. измен ющеес  в пределах от О до 1-2 с весом младшего разр да 2.

Возможно несколько алгоритмов выполнени  устройством операции умножени .. . : .

Поэтому рассмотрим-работу устройства при выполнении операции умножени  первого операнда а и второго операнда Ь на третий операнд с по тому алгоритму, который наиболее полно характеризует устройство и определ етс  логическим значением С старшего разр да операнда С-20 2 .,

Операци  умножени  по этому агГГоритму осуществл етс  следуКщим образом .

Перед началом каждого цикла операции в устройстве содержитс  информаци , обусловленна  предыдущим циклом работы, а с входов 8 устройства на входы коммутатора 7 приходит двухразр дный управл ющий код, который активизирует работу коммут.атора 7 так, что коммутатор 7 разрешает прохождение сигнала с выхода умножител  1 и сигнала с выхода умножител  2 при соответственно на суммирующий вход счетчика 5 и суммирующий вход счетчика б, а при - на вычитающий вход счетчика

5и вычитающий вход счетчика 6.

При этом непосредственно перед началом цикла вычислени  умножители 1 И 2 устанавливаютс  в О, в регистре 3 и 4 занос тс  или последовательными или параллельными кодами соответственно операнда а и Ь. , если , то -счетчики 5 и

6устанавливаютс  в О, а если С,1, то в счетчик 5 с регистра 3 заноситс  операнд а, а в счетчик б с регистра 4 - операнд Ь.

После этого начинаетс  цикл вы-, числени , который производитс  при по импульсам число-импульсного кода, соответствуклцего пр мому двоичному коду операнда , а при - по импульсам число-импульсного кода, соответствуквдего дополнительному коду операнда С, т.е. по ч 1сло-импуль.сному коду операнда САОП I (Сд.оп) , где )- и 2 соответственно логический и весовой коэффициенты операнда . Поэтому в течение цикла вычислени  с входов устройства на тактовые входы умножителей 1 и 2 поступают импульсы число-импульсного кода С при С 0 или Сдоп при , число которых равно: ,

К(С )(.) ,

По импульсам М( операнду а умнжитель 1 на выходе вырабатывает импульсы число-импульсного кода, умножитель 2 по импульсам Nt) и операнду Ь - импульсы число-импульсного кода.

Так как , то в результате выполнени  операции через врем  Т, в счетчике 5 и в счетчике б будут содержатьс  соответственно код первого и второго произведений, определ емых в соответствии с алгоритмом выпВлнени  операции умножени /

а-с , ,( ) ,Ъс ,Нце-С()

Не трудно заметить, что длительность цикла вычислени  можно оценить выражением

N(

где Т - период частоты последователности тактовых импульсов.

Рассмотрим осущестбление в устростве операции делени .

Дл  выполнени  этой операций с входов 8 устройства на коммутатор 7 поступает управл ющий код, который активизирует работу коммутатора 7 так, что коммутатор 7 разрешает прохождение сигнала с выхода . умножени  1 и выхода умножени  2, соответственно, на вычитающий вход счетчика 6 и вычитающий вход счетчика 6 и вычитак ций вход счетчика 5,

Устройство работает следующим образом.

Перед началом цикла выполнени  операции, умножители 1 и 2 устанавливаютс  в О, а в регистры 3 и 4 занос тс  последовательными, или параллельными кодами соответственно операнды а и Ь. После занесени  операндов в регистры 3 и 4, если окажетс , что одновременно и ,5 и ,5, то на регистры 3 и 4 поступают сдвиговые импульсы.

По этим импульсам, число которых не более п, содержимое обоих регистров 3 и 4 сдвигаетс  вправо до тех пор, пока в старшем разр де по крайней мере одного из регистров при или не по витс  1

Это производитс  дл  того, чтобы повысить точность выполнени  операции делени  в том случае, когда исходные величины операндов а -и Ь малы.

После выполнени  сдвига производитс  запись в счетчики 5 и б с регистров 3 и 4 соответственно операндов а и Ь таких, что если одновременно эти операнды не равны О, то дл  них об зательно выполн етс  условие 0, или Ь 1-2.

Таким образом, перед началом вычислени  умножители 1 и 2 обнулены, в регистре 3 и в счетчике 5 содержис  операнд а, а в регистре 4 и счетчике 6 - операнд Ь.

Цикл вычислени  осуществл етс  так, что сначала с число-импульсных входов 9 устройства через ком« утатор 7 на вычитающие входы счетчиков 5 и б поступает одновременно по корректирукйдему импульсу, а затем чере коммутатор 7 на вычитающий вход счетчика 5 поступают импульсы числоимпульсного кода с выхода умножител 2, а на вычитающий вход счетчика б импульсы число-импульсного кода аd(t) с, выхода умножител  1, где d(t) - некоторый операнд, представленный импульсами число-импульсного кода, поступающими на тактовые входы умножителей 1 и 2 с входов устройства в течение цикла делени . .Содержимое счетчиков 5 и б начинает уменьшатьс  сначала по импульсу коррекции, а затем по импульсам число-импульсного кода b.d(t) и импульсам число-импульсного кода a«l(t) соответственно.

Этот процесс, продолжаетс  до тех

0 пор, пока не переполнитс , по крайней мере, один из счетчиков 5 или б. Причем при переполнении счетчика 5 на выходе генерируетс  импульс переполнени , -аналогично и при пере5 полнении :счетчика 6.

Импульсы переполнени  снимаютс  с устройства и сигнализируют о том, что цикл выполнени  текущей операции заканчиваетс . В некоторый мент после окончани  любого из этих импульсов прекращаетс  поступление на тактовые входы умножителей последовательности импульсов, представл ющей число-импульсный код некоторого аргумента d.

5

Следовательно, переполнение одного из счетчиков 5 или б или одновременное переполнение обоих счетчиков означает;решение одного или обоих уравнений системы:

0 d(tci)a/b . d{tЪ)b/a

Решением системы  вл етс  величина d така , что

при , (toi)a/b

5

при , (tb)b/a .

при , (ta)d(tb) .

Результат выполнени  операции -делени , импульсы d снимаютс  с входа устройства и соответствуют числу, измен к демус  от О до (1-2) . «

0

Таким образом, устройство позвол ет автоматически поделить меньшее нз двух чисел на большее из них.

Нетрудно заметить, что устройство позвол ет также автоматически

5 поделитьбольшее из двух чисел на меньшее из них.

При выполнении функции известного устройства, предложенное устройство может иметь в два раза более

0 высокое быстродействие, чем известное .

изобретени 

Число-импульсный функциональный преобразователь, содержащий умножители , регистры, счетчики, причем входы сдвига и запись регистров соединены с соответствующими входами устройства, разр дные входы регистров соединены с информационными входами устройства, выход последнего р да каждого регистра подключен к последовательному входу этого ретиотра , выводы разр дов первого и второго регистров подключены соответственно к разр дным входам первого и второго умножителей, тактовы входы которых соединены со входами устройства, входы записи первого и второго счетчиков и входы установки в ноль счетчиков и умножителей соединены со входа «1 устройства, выхода разр дов первого и второго счетчиков . вл ютс  выходами устройства, от л и ч а ю щ и И с  . тем, что, с целью расширени  класса решаегюых задач за счет возможности выполнени  операции делени , в пеРо введены коммутатор, информационные вхо да которого соединены со входами устройства, а управл 1а11(ие - со входами управлени  устройства, первый и второй входы ко имутатора св заны с выходёши первого и втсфого умножителей соответственно, первый и второй выходы коммутатора подключены к входам суммировани  первого и второго счетчиков соответственно, третий и четвертый выходы коммутатора подключены к входам вычитани  первого и второго счетчиков соответственно , разр дные входы первого и второго счетчиков подключены к разр дным выходам первого и второго регистров соответственно.

Источники информации, прин тые :во внимание при экспертизе

1. Авторское свидетельство СССР 392495, кл. G Об F 7/39. , 2. Сонин и др. Датчик текущих координат РЛС, и цифрова  радиолокационна  развертка. Депон ированйа  рукопись ДЗ-4134, Р21, 75, 75.06.1605., Б.М., 1974 (прототип).

Claims (1)

1. Формула изобретения

   Число-импульсный функциональный · преобразователь, содержащий умножители, регистры, счетчики, причем входы сдвига и запись регистров соединены с соответствующими входами устройства, разрядные входы регистров соединены с информационными входами устройства, выход последнего ряда каждого регистра подключен к последовательному входу этого региΊ стра, выходы разрядов первого и второго регистров подключены соответственно к разрядным входам первого и второго умножителей, тактовые входы которых соединены со входами устройства, входа записи первого и второго счетчиков и входа установки в ноль счетчиков и умножителей соединены со входами устройства, выхода разрядов первого и второго счетчиков являются выходами устройства, от л ич а ю щ и Й с я. тем, что, с целью расширения класса решаемых задач за счет возможности; выполнения операции деления, в него введены коммутатор, информационные вхо-< да которого' соединены со входами устройства, а управляющие - со входами управления устройства, первый ίΟ жителей соответственно, первый и второй выходы коммутатора подключены к входам суммирования первого и второго счетчиков соответственно, третий и четвертый выходы коммутатора подключены к входам вычитания первого и второго счетчиков соответственно, разрядные входы первого и второго счетчиков подключены к разрядным выходам первого и второго регистров соответственно.