SU756457A1

SU756457A1 - Устройство для контроля блоков передачи информации1

Info

Publication number: SU756457A1
Application number: SU782628000A
Authority: SU
Inventors: Viktor G Bormot; Elena Vorobeva; Valentina M Mordovkina
Original assignee: Viktor G Bormot; Elena Vorobeva; Valentina M Mordovkina
Priority date: 1978-06-15
Filing date: 1978-06-15
Publication date: 1980-08-15

Description

Изобретение относится к области автоматики и вычислительной техники, а именно к устройствам для обнаружения неисправностей в блоках преобразования скорости передачи информации, и является усовершенствованием известного уст— ⁵ройства, описанного в авт. св.

№ 584323 И·

Это устройство для контроля блоков передачи информации содержит прове- ^,0ряемый и эталонный блоки, блок сравнения, два элемента И, элемент ИЛИ, счетчик, дешифратор, генератор импульсов, триггер, кнопки пуска и сброса, блок проверочного теста, делитель частоты, счетчик количества слов, два дополнительных элемента И, два дополнительных элемента задержки, два дополнительных триггера, два дополнительных _мэлемента ИЛИ. При этом выходы проверяемого и эталонного блоков соединены с входами блока сравнения, выход которого соединен с первым входом первого

2

элемента И. Выход первого элемента И соединен с первым входом элемента ИЛИ, выход которого соединен с нулевым входом триггера. Единичный вход триггера соединен с первым входом второго элемента И, второй вход которого через контакты кнопки пуска соединен с выходом генератора импульсов, соединенным также через контакты кнопки сброса с единичным входом триггера и с установочным входом счетчика. Первый выход счетчика соединен с дешифратором, первый выход дешифратора соединен с первым входом стробирующего элемента И, второй вход которого соединен с выходом элемента задержки и вторым входом первого элемента И. Выход стробирующего элемента И соединен с первым входом проверяемого и эталонного блоков, второй выход дешифратора соединен с первым входом первого дополнительного элемента ИЛИ, второй вход которого соединен с нулевым входом второго дополнительного триггера, с установочным входом дели756457

теля частоты, с единичным входом триггера. Выход первого дополнительного элемента ИЛИ соединен с единичным входом первого дополнительного триггера, первый вход которого соединен с выходом второго дополнительного элемента ИЛИ. Первый выход счетчика количества слов соединен с первым входом второго дополнительного элемента ИЛИ, второй ,вход которого соединен со вторым вхо- }θ дом счетчика количества слов и единичным входом второго дополнительного триггера. Выход первого дополнительного элемента И соединен с входом блока проверочного теста и со счетным входом ₁₅счетчика количества слов. Выход второго элемента И соединен со счетным входом делителя частоты и первым входом первого дополнительного элемента И, второй вход которого соединен с выходом 20 первого элемента задержки. Единичный

выход первого дополнительного триггера соединен с входом первохю дополнительного элемента задержки, выход делителя частоты соединен с первым входом вто- 25 рого дополнительного элемента И, второй вход которого соединен с выходом второго дополнительного элемента задержки. Единичный выход второго дополнительного триггера соединен с входом зо второго дополнительного элемента задержки, выход блока проверочного теста соединен с вторым входом проверочного блока.'

Недостатком этого устройства является ₃₅невозможность обеспечения проверки

₍ схемы резервирования входных углов устройства передачи информации с двумя накопителями.

Цель изобретения - повышение -досто- ₄₀верности контроля.

Для достижения поставленной цели в устройство дополнительно введен чет.. вертый элемент ИЛИ, счетчик импульсов, дешифратор, дополнительный бЛОК 45 проверочного теста и коммутатор, причем первый вход четвертого элемента ИЛИ подключен к импульсному выходу счетчика импульсов и к счетному входу счетчика программы, второй вход четвертого элемента ИЛИ соединен со вторым входом первого дополнительного элемента ИЛИ, выход четвертого элемента ИЛИ подключен к единичному входу второго дополнительного триггера и к нулевому ₅₅входу счетчика импульсов, первый выход счетчика программ соединен со вторым входом третьего элемента ИЛИ, установочный вход счетчика программ подключен

к единичному входу триггера, второй выход счетчика программ соединен со входом дешифратора, группа выходов которого подключена к группе входов коммутатора, первый вход которого подключен к выходу дополнительного блока проверочного теста, вход которого соединен со входом блока проверочного теста. Выход последнего подключен к второму входу коммутатора, выход которого соединен с вторым входом проверочного блока.

Функциональная схема устройства приведена на чертеже.

Устройство для контроля блоков передачи информации содержит проверяемый блок 1, эталонный блок 2, блок сравнения 3, первый элемент И 4, элемент задержки 5, стробирующий элемент И 6, второй дополнительный элемент И 7, счетчик 8 импульсов, дешифратор.¹ 9, первый дополнительный элемент ИЛИ 10, дополнительный элемент ИЛИ 11, первый дополнительный триггер 13, второй дополнительный элемент ИЛИ 13,счетчик 14 количества слов, второй дополнительный триггер 15, второй дополни-’

’тельный элемент задержки 16, делитель частоты 17, блок 18 проверочного теста, дополнительный блок 19 проверочного теста, первый дополнительный элемент И 20, первый дополнительный элемент задержки 21, второй элемент И 22, триггер 23, кнопку пуска 24, генератор импульсов 25, кнопку сброса 26, элемент ИЛИ 27, счетчик 28 программ, дешифратор 29 программ, коммутатор 30.

Устройство работает следующим образом.

При нажатии кнопки сброса 26 счетчики 8, 14 и 28, делитель частоты 17 и триггер 15 устанавливаются в нулевое состояние, триггер 23 - в единичное состояние, при котором на первом входе элемента И 2 2 появится потенциал, разрешающий прохождение через этот элемент импульсов по второму входу. Одновременно в единичное состояние устанавливается триггер 12, в результате чего на первом входе элемента И 20 появится потенциал, разрешающий прохождение импульсов по второму входу этого элемента.

После нажатия кнопки сброса 26 при установке счетчика 28 программ' в нулевое состояние на первом выходе дешифратора 29 программ появится положительный потенциал, устанавливающий коммутатор 30 в положение, при котором ко входам всех трех каналов проверяемого блока 1

5 756457

подключаются выходы блока 18 проверочного теста.

При нажатии кнопки пуска 24 импуль—

сы генератора ^>5 через элемент И 22

поступят на вход делителя частоты 17, 5

через элемент И 20 на вход счетчика 14 количества слов и на входы блока 18 проверочного теста и блока 19 проверочного теста с инверсной информацией, образуя в них слова кадра проверочного ,0 теста для записи в проверяемый блок.

Так как ко входам всех трех каналов подключены выходы только блока 18 проверочного теста, то на вход проверяемого блока 1 будет поступать только 15 прямая, одинаковая по всем трем каналам информация.

Как только на вход счетчика количества слов поступит столько импульсов, сколько слов в кадре, все разря- 20 ды счетчика 14, кроме последнего, установятся в нулевое состояние, триггер 12 также установится в нулевое состояние, а триггер 15 - в единичное состояние.

В результате этого на входе элемента 25 И 20 ^: будет присутствовать потенциал, запрещающий прохождение импульсов на вход счетчика 14 и на входы блока 18

- проверочного теста и блока 19 проверочного теста с инверсной информа-' 30

ί, цией, а на входе элемента И 7 появится потенциал, разрешающий прохождение импульсов из делителя частоты 17 на вход счетчика 8 и через элемент задержки 5. на вход стробирующего элемента 35 : И 6 и. элемента И. 4. На. другой вход стробирующего элемента И 6 будут поступать сигналы с выхода дешифратора 9.

При этом сигналами с выхода стробирующего элемента И 6 будет осуществ- 40 ляться считывание информации из проверяемого 1 и эталонного 2 блоков в блок сравнения 3 для поразрядного сравнения каждого слова.

Первым же сигналом с выхода дешиф- 45 ратора 9 через элемент ПЛИ 10 триггер 12 снова установится в единичное состояние, и импульсы с выхода элемента И 20 будут поступать на вход счетчика 14 и на выходы блока 18 проверочного 50 теста и блока 19 проверочного теста с инверсной информацией. Таким образом, начнется формирование в блоках 18 и 19 второго кадра проверочного теста и запись в проверяемый блок по всем 55 трем каналам одинаковой, прямой информации из блока 18, поскольку ко входам всех трех каналов проверяемого блока 1 подключены выходы блока 18

проверочного теста. По окончании записи второго кадра проверочного теста во второй накопитель проверяемого блока 1 все разряды счетчика 14 установятся в нулевое состояние, и импульс переполнения последнего разряда счетчика 14 снова установит триггер 12 в нулевое состояние, на выходе элемента И 20 появится потенциал, запрещающий прохождение импульсов на входы счетчика 14, блока 18 проверочного теста и блока 19 проверочного теста с инверсной информацией. Далее будет осуществляться только считывание проверочного теста сначала из одного, а затем из другого ..· накопителя проверяемого блока 1, сравнение этой информации с эталонной в блоке сравнения 3, и одновременно будет заполняться счетчик 8. После поступления на вход счетчика 8 количества импульсов, равного удвоенному количеству слов проверочного теста, с импульсного выхода последнего разряда этого счетчика выйдет импульс переполнения, ко— · торый через элемент ИЛИ 10 установит триггер 12 в единичное состояние, а через элемент ИЛИ 11 - триггер 15 в нулевое состояние, а в счетчике 28 программ запишется единица.

После выполнения первой программы, т.е. записи в проверяемый блок 1 двух кадров проверочного теста с одинаковой информацией по всем трем каналам и считывания этих кадров из проверяемого блока 1 с анализом результатов прохождения кадров проверочного теста через оба накопителя проверяемого блока, в счетчике 28 программ запишется "1", и на втором выходе дешифратора 29 программ появится поло-г жительный потенциал, устанавливающий коммутатор 30 в положение, при котором ко входам первого канала проверяемого блока 1 подключатся выходы блока 19 проверочного теста с инверсной информацией, а ко входам двух других каналов проверяемого блока - выходы блока 18 проверочного теста. Выполнение второй и каждой последующей программ будет происходить аналогично выполнению первой программы. После выполнения второй программы в счетчике 28 программ запишется двойка, и на третьем выходе дешифратора 29 программ появится положительный потенциал, устанавливающий коммутатор 30 в положение, при котором ко входам второго канала проверяемого блока 1 подключаются выходы блока 19 проверочного теста с инверсной

756457

информацией, ко входам первого и третьего канала проверяемого блока подключаются выходы блока 18 проверочного теста. После выполнения третьей программы в счетчике 28 программ запи- $ шется тройка; и на четвертом выходе дешифратора 29 программ появится положительный потенциал, устанавливающий коммутатор 30 в положение, при котором ко входам первого и второго каналов про- ц веряемого блока 1 подключаются выходы блока 18 проверочного теста, а ко входам третьего канала проверяемого блокавыходы блока 19 проверочного теста с инверсной информацией, и начнется выполнение четвертой программы. После того как через проверяемый блок пройдут все кадры проверочных тестов с прямой и с инверсной информацией по каждому из входных каналов, счетчик 28 ₂₀

программ установится в нулевое состояние, а импульс переполнения этого счетчика через элемент ИЛИ 27 установит триггер 23 в нулевое состояние, в результате чего на первом входе элемен- ₂5 та И 22 появится потенциал, запрещающий прохождение импульсов из генератора 25 на вход делителя частоты 17 и вход элемента И 20, и устройство прекратит свою работу. 30

При несоответствии слова из проверяемого блока 1 эталонному блок сравнения 3 выдает сигнал, который через элементы И 4 и ИЛИ 27 переключит, триггер 23 в процессе проверки в нулевое состояние, при этом число в счет· чике 8 покажет, в каком из двух накопителей и в какой его ячейке зафиксирована неисправность, по числу в счетчике 28 программ и в счетчике 8 можно определить содержание информации, искажающейся в проверяемом блоке 1.

Использование предлагаемого устройства обеспечивает возможность проверки при помощи тестов устройств преобразова-₄₅ния скорости передачи информации с трехканальным входом и одноканальным выходом, имеющих два буферных накопителя, работающих одновременно - одно в режиме записи, другое - в режиме считывания, затем переключающихся, с выявлением неисправности не только элементов программной части и ячеек памяти, но

элементов трехкратного резервирования входных узлов.

Кроме того, формирование проверочного теста с инверсной информацией по каждому из трех входных каналов проверяемого блока и прямой информацией по каждым двум оставшимся каналам обеспечивает возможность диагностики неисправности всех узлов блоков передачи информации, включая схемы резервирования входных узлов и схем объединения 2 из 3 входной информации.

Claims

Формула изобретения

Устройство для контроля блоков передачи информации по авт. св. №584323, отличающееся тем, что, с целью повышения достоверности контроля, в устройство дополнительно введены четвертый элемент ИЛИ, счетчик импульсов, дешифратор, дополнительный блок проверочного теста и коммутатор, причем первый вход четвертого элемента ИЛИ подключен к импульсному выходу счетчика импульсов и к счетному входу счетчика программ, второй вход четвертого элемента ИЛИ соединен со вторым входом первого дополнительного элемента ИЛИ, выход четвертого элемента ИЛИ подключен к единичному входу второго дополнительного триггера и к нулевому входу счетчика импульсов, первый выход счетчика программ соединен со вторым входом третьего элемента ИЛИ, установочный вход счетчика программ подключен к единичному входу триггера, второй выход счетчика программ соединен со входом дешифратора, группа выходов которого подключена к группе входов коммутатора, первый вход которого подключен к выходу дополнительного блока проверочного теста, вход которого соединен со входом блока проверочного теста, выход которого подключен ко второму входу коммутатора, выход которого подключен ко второму входу проверочного блока.