SU744732A1 - Двухтактный регистр сдвига - Google Patents

Двухтактный регистр сдвига Download PDF

Info

Publication number
SU744732A1
SU744732A1 SU752306995A SU2306995A SU744732A1 SU 744732 A1 SU744732 A1 SU 744732A1 SU 752306995 A SU752306995 A SU 752306995A SU 2306995 A SU2306995 A SU 2306995A SU 744732 A1 SU744732 A1 SU 744732A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
register
input
output
reset
Prior art date
Application number
SU752306995A
Other languages
English (en)
Inventor
Альберт Никитович Фойда
Original Assignee
Предприятие П/Я В-8117
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8117 filed Critical Предприятие П/Я В-8117
Priority to SU752306995A priority Critical patent/SU744732A1/ru
Application granted granted Critical
Publication of SU744732A1 publication Critical patent/SU744732A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) ДВУХТАКТНЫЙ РЕГИСТР ГДВИГА
«,-,:/- - ,
1
Изобретение относитс  к области вычислительной техники и может быть использовано при построении регистров сдвига.
Известны однотактные и двухтактные регистры сдвига, выполненные на элементах И-НЕ, в каждом из разр дов которого используетс  от шести до восьми элементов И-НЕ (11.
Наиболее близким техническим решением к предлагаемому  вл етс  трехтактный регистр сдвига, каждый из разр дов которого содержит п ть элементов И-НЕ и состоит из двух триггеров, входы сброса которых подключены к соответствующим двум тактовым шинам, вход установки каждого второго триггера соединен с инверсным выходом каждого первого триггера, другой вход сброса которого соединен с пр мым выходом второго триггера, а треть  тактова  шина подключена к входам установки вторых триггеров регистра 2.
Недостатком известных регистров  вл етс  большое число элементов И-НЕ в каждом разр де регистра.
Цель изобретени  - упрощение регистра за счет уменьшени  количества элементов И-НЕ.
Поставленна  цель достигаетс  тем. что в двухтактный регистр сдвига, содержащий R-S триггеры, первые входы сброса которых подключены к соответствующим тактовым щинам, первый вход установки каждого триггера соединен с инверсивным выходом предыдущего триггера, введены выходной R-S триггер и элемент И-НЕ, первый вход которого соедннен с пр мым выходом последнего триггера, вторые входы сброса и установки которого соединены со вторым входом
10 элемента И-НЕ и с пр мым выходом выходного R-S триггера, вход сброса которого подключен к первой тактовой шине, первый вход установки - ко второй тактовой шине, второй вход установки - к вь1ходу элемента И-НЕ, а пр мой выход каждого тригге15 ра регистра соединен со вторыми входами сброса и установки предыдущего триггера регистра.
На фиг. I представлена схема двухтактного регистра сдвига; на фиг. 2 и 3 - вре20 мениа  диаграмма работы регистра.
Двухтактный регистр сдвига содержит R-S триггеры на элементах И-HF. I, 2, 3, 4 и Г, 2, З 4 и так далее, 5 и вторую 6 тактовые пгины, эл емент И-НЕ 7, выходной R-S триггер на элементах И-НЕ 8 и 9, причем первый вход установки первого триггера регистра соединен со входом 10 регистра. Информацию на выходе можно снимать как с выходов элементов И-НЕ 8 и 9, так и с выхода элемента И-НЕ 8,  вл ющегос  пр мым выходом выходного триггера . В исходном состо нии на пр мых выходах триггеров регистра находитс  код 111010П1 и производитс  запись кода, поступающего на вход 10 в соответствии с фиг. 1 . В момент времени tг ноль на щине 5 вызывает по вление единиц-на выходах элементов 2, 2 и 9 в момент ts. На временных диаграммах единицы на выходах элементов , которые вызваны действ1ё1й йа йх входах тактовых импульсов, зачерчены. Единица на выходе элемента 2 не. измен ет состо ние элемента 3, так как на вход элемента 3 в это врем  поступает ноль с выхода элемента 4. Аналогично не измен етс  (Состо ние элемента 8. - --J4- п III Ед.иница на выходе элемента 2 измен ет состо ние элемента в момент t4 на нулевое, которое устанавливает выход элемента З в момент tj в единицу, котора  измен ет состо ние элемента 1 в момент te на нулевое, что устанавливает выход элемента 3 в момент ti в единицу. В момент 183аканчивае:.:  действие но г- ..... . . л  на шине 5, что вызываетпо вленне единиц на выходах элементов 2,2 и 9 в момент ts-В момент tto ноль на шине 6 вызывает по вление на выходах элементов 4 и единиц в момен т tn, что измен ет срсто . ние элемента З в момент tii на нулевое. которое устанавливает выход элемента в момент t|j в единицу, котора измен ет состо ние элемента момент tj на ну чЛевое и устанавливает выход элемента в момент tis в единицу. В момент tie заканчиваетс  действие нол  на щине б, что вызывает по вление нолей на выходах элеИ ентов 4 и 4 в моVMeHTTff . . .--- В момент t|i ноль на uJTHHe 5 вь13Ь1ваеТ по вление на выходах.элементов 2, 2 и 9 единиц а момент tie. Так как на входе 10 в этот момент находитс  единица, то на выходе элемента 1 в момент tio по вл етс  ноль, который измен ет состо ние эле мента 3 в момент tit на нулевое и уст.анавливает . выходы элементов 1 и 2 в единицу.

Claims (2)

  1. - момент 34 происходит перепись информации в следующий разр д регистра, а сброс nepJBOco триггера на элементах I и 2 не происходит, так как на входе 10 с момента tji находитс  единица. Таким образом, если состо ние предыдущего триггера регистра было нулевое, то через врем , равное времени на задержку срабатывани  одного элемента после прихода тактового импульса, данный триггер устанавливаетс  в нулевое состо ние, а предыдущий триггер сбрасываетс , Если же состо ние предыдущего триггера регистра было, единичным, то через врем , равное времени на задержку срабатьгвани  одного элемента после окончани  действи  тактового импульса, данный триггер устанавливаетс  в единичное состо ние, Которое сохран етс  до момента прихода следующего тактового импульса. Аналогично происходит сброс всех триггеров регистра в соответствии с фиг.. 3. Изобретение позвол ет уменьщить количество элементов И-НЕ в регистре и тем самым упростить его. Формула изобретени  Двухтактной регистр сдвига, содержащий R-S триггеры, первые входы сброса которых подключены к соответствующим так товым щинам, первый вход установки каждого триггера соединен с инверсным выходом предыдущего триггера, отличающийс  тем, что, с целью упрощени  регистра, в него введены выходной R-S триггер и элемент И-НЕ, первый вход которого соединен с пр мым выходом последнего триггера, вторые входы сброса и установки которого соединены со вторым входом элемента И-НЕ и с пр мым выходом выходного R-S триггера, вход сброса которого подключен к первой тактовой Шине, первый вход установки - ко второй тактовой шипе, второй вход установки - к выходу элемента И-НЕ, а пр мой выход каждого триггера регистра соедийен со вторыми входами сбро.са. и установки предыдущего триггера регистра. Источники информации, прин тые BO внимание при экспертизе . Букреев И. Н., Мансуров Б. М., Гор чев В. И. Микроэлектронные схемы цифровых устройств. М., 1975, С. 102, рис. 3.2.1.
  2. 2. Авторское свидетельство СССР № 305589, кл. Н 03 К 23/00, 1971 (прототип).
    M.-iii s i rtsu;;.-:.. ,(,,Ь:.й
    Фиг 5 fO t
    Фа 2 0(-80 fga
SU752306995A 1975-12-25 1975-12-25 Двухтактный регистр сдвига SU744732A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752306995A SU744732A1 (ru) 1975-12-25 1975-12-25 Двухтактный регистр сдвига

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752306995A SU744732A1 (ru) 1975-12-25 1975-12-25 Двухтактный регистр сдвига

Publications (1)

Publication Number Publication Date
SU744732A1 true SU744732A1 (ru) 1980-06-30

Family

ID=20643154

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752306995A SU744732A1 (ru) 1975-12-25 1975-12-25 Двухтактный регистр сдвига

Country Status (1)

Country Link
SU (1) SU744732A1 (ru)

Similar Documents

Publication Publication Date Title
SU744732A1 (ru) Двухтактный регистр сдвига
SU873406A1 (ru) Блок управлени преобразовател напр жени в код последовательного приближени
JPH0311568B2 (ru)
JP2923175B2 (ja) クロック発生回路
JP2674810B2 (ja) 多重化n連一致保護回路
SU598066A1 (ru) Дешифратор
SU1322269A1 (ru) Устройство дл извлечени корн из суммы квадратов трех чисел
SU743036A1 (ru) Устройство сдвига цифровой информации
SU614444A1 (ru) Устройство накоплени цифрового интегратора
SU790304A1 (ru) Коммутатор
SU1246091A1 (ru) Устройство дл извлечени квадратного корн
SU932479A1 (ru) Распределитель импульсов
JPH052016B2 (ru)
SU758517A1 (ru) Электронный искатель-счетчик многоканальный
SU471581A1 (ru) Устройство синхронизации
JP2589884B2 (ja) ビットサーチ回路
SU1193818A1 (ru) Преобразователь кода во временной интервал
SU488344A1 (ru) Реверсивный распределитель
SU1022149A2 (ru) Устройство дл сравнени чисел
SU752328A1 (ru) Устройство дл сравнени двоичных чисел
SU1277387A2 (ru) Делитель частоты следовани импульсов
SU1056469A1 (ru) Делитель частоты следовани импульсов
SU1677855A2 (ru) Устройство дл синхронизации импульсов
SU364964A1 (ru) Всесоюзная пат?111110-1шяп?!
SU596946A1 (ru) Устройство дл микропрограммного управлени